实验三序列信号发生器与序列信号检测器的设计 一、实验目的:用VHDL语言实现序列信号发生器和检测器的设计,并对其进行仿真和硬件测试。 二、实验要求: 1、利用VHDL语言设计一个8位任意序列的序列发生器,编译定义引脚并下载到实验箱中进行验证。 2、利用VHDL语言设计一个8位任意序列的序检测器,显示检测值,编译定义引脚并下载到实验箱中进行验证

5.1文件传输FTP 5.2在浏览器中下载网上资源 5.3使用网络蚂蚁 NetAnts 5.4使用网 FlashGet际快车 5.5使用压缩软件 WinZip 5.6使用压缩软件 WinRAR

2011年汕头市丹阳市中考语文模拟试题_2011年丹阳市初中语文中考模拟试题 下载地址

《咏华山》ppt课件3_咏华山课件PPT下载-苏教版一年级语文下册课件

《宋词三百首》doc格式全集下载_宋词三百首全集

《山海经异兽图》全配图下载（二）_异兽

《扁鹊治病》ppt课件3_扁鹊治病课件PPT下载_人教版新课标四年级语文下册课件

《百喻经》全文阅读及下载_百喻经

《秋水轩尺牍》文字版全文阅读及下载

《老北京的四合院》ppt课件1_老北京的四合院--ppt下载（高中语文选修四人教版）