第2章HDL指南 本章提供HDL语言的速成指南

在前几章中,我们已经介绍了使用门和UDP实例语句的门级建模方式,以及用连续赋值 语句的数据流建模方式。本章描述 Verilog HDL中的第三种建模方式,即行为建模方式。为充 分使用 Verilog HDL,一个模型可以包含所有上述三种建模方式

在前一章中,我们介绍了Verilog HDL提供的内置基本门本章讲述Verilog HDL指定用户 定义原语UDP的能力。 UDP的实例语句与基本门的实例语句完全相同,即UDP实例语句的语法与基本门的实例 语句语法一致

本章讲述诸如函数、任务、层次结构、值变转储文件和编译程序指令等多种论题

2.3.1 Verilog语言的基本语法规则 2.3.2 变量的数据类型 2.3.3 Verilog程序的基本结构 2.3.4 逻辑功能的仿真与测试

这章的习题可以分为两种类型:一类是用 Verilog hDl语言描述一个逻辑 电路;另一类是根据 Verilog HDl谙言的描述画出相应的逻辑电路图 用 Verilog HDL语言描述一个逻辑电路 解题方法和步骤:

《通信原理实验》课程教学资源（实验指导）Verilog HDL数字系统设计与综合实验指导书（HDL语言硬件设计实验指导书）

《通信原理实验》课程电子教案（PPT讲稿）Verilog HDL数字系统设计与综合实验——第01讲 HDL语言概述

2.1 逻辑代数 2.2 逻辑函数的卡诺图化简法 2.3 硬件描述语言Verilog HDL基础

2.1 逻辑代数 2.2 逻辑函数的卡诺图化简法 2.3 硬件描述语言Verilog HDL基础