§2-1 概述 §2-2 二极管、三极管、MOS 管开关等效电路 §2-3 最简单的与、或、非门电路 §2-5 CMOS门电路 §2-4 TTL门电路

§3.1 概述 §3.2 组合逻辑电路的分析和设计 §3.3 若干常用的组合逻辑电路 §3.4 组合电路中的竞争—冒险现象

§4-1 概述 §4-3 触发器的逻辑功能及其描述方法 §4-2 触发器的电路结构与动作特点

§6-1 概述 §6-3 单稳态触发器 §6-4 多谐振荡器 §6-5 555定时器及其应用 §6-2 施密特触发器

一、概述 本实验系统主要由FPGA主芯片 (FLEX10K10LC84)和外围丰富的输入输出外 设构成。FPGA主芯片的所有用户可用IO口均没 有同任一外设固定接死,而仅仅以插孔的形式存 在,这为用此开发系统设计出复杂多样的实验提 供了极大的灵活性。 所有外设的接口逻辑都很友好,外设的驱动 已在系统内部为用户设计好,用户可以对所有外 设接口用简单的TTL逻辑电平进行操作

6.18位加法器的设计 1、设计思路 多位加法器的构成方式:并行进位 串行进位 并行进位:速度快、占用资源多 串行进位:速度慢、占用资源少

§7-1 概述 §7-2 只读存储器ROM §7-3 随机存储器RAM §7-4 存储器容量的扩展 §7-5 用存储器实现组合逻辑函数

§5-1 概述 §5-2 时序逻辑电路的分析方法 §5-3 若干常用的时序逻辑电路 §5-4 时序逻辑电路的设计方法

1.2.1 三种基本的逻辑关系和运算 1.2.2 常用的逻辑关系和运算 1.2.3 逻辑代数的基本运算规律 1.2.4 逻辑函数的及其表示方法 1.2.5 逻辑函数的卡诺图化简法

§7.2 Selection of Filter Type §7.3 Digital Filter Design: Basic Approaches §7.4 IIR Digital Filter Design: Bilinear Transformation Method §7.5 Low pass FIR filter design §7.6 Fixed Window Functions §7.7 Design Steps for Windowed Low Pass FIR Filters