前面讨论的组合逻辑电路的分析和设计, 是假定输入输出处于稳定的逻辑电平下进行 的。对于实际电路来说，当所有的输入信号 逻辑电平发生变化的瞬间，电路的输出可能 出现违背稳态下的逻辑关系，尽管这种不希 望有的输出是暂时的，但它仍会导致被控对 象的误动作。为此，组合电路设计完成后要 进行竞争与冒险分析

逻辑代数：描述和研究客观世界中事物间逻辑 关系的数学，它把事物间逻辑关系简化为符号 间的数学运算。 用类似普通代数形式研究逻辑代数是英国数学家 布尔（G. Boole）最早提出，所以也称为布尔代数。 又因为布尔代数中的常量、变量都只有“真”（True ）和“假”（False）两种取值，所以也称为二值代 数

7.1时序逻辑电路的特点与分类 7.2时序逻辑电路的分析 7.3时序逻辑电路的设计

• 5.1 概述 • 5.2 触发器 • 5.3 时序逻辑电路的分析 • 5.4 常用时序逻辑电路 • 5.5 时序逻辑电路的设计 • 5.6 用PLD实现时序逻辑电路

第一章 引论 第二章 命题逻辑 第三章 词项逻辑

2.1 逻辑代数基本公式 2.2 逻辑函数的化简 2.3 逻辑电路图、真值表与逻辑函数的关系

• 3.1 晶体管的开关特性 • 3.2 基本逻辑门电路 • 3.3 TTL逻辑门 • 3.4 其他双极型电路 • 3.5 MOS 逻辑门 • 3.6 编程逻辑器件 (PLD)简介

5.1 时序逻辑电路概述 5.2 同步时序逻辑电路的分析 5.3 同步时序逻辑电路的设计 5.4 异步时序逻辑电路 5.5 计数器 5.6 寄存器

无论是组合电路,还是时序电路,其电路设计的宗 旨是一样的:在达到功能要求的前提下,使电路最稳定、 最简单。 时序逻辑电路的设计思路是:针对某一给定逻辑要 求,选择几个逻辑状态(越少越好)来描述它,再用某 种类型的触发器来实现这一逻辑功能

5.1概述 5.2时序逻辑电路的分析方法 5.3若干常用的时序逻辑电路 5.4时序逻辑电路的设计方法 5.5时序逻辑电路中的竞争一冒险现象