10.1 概述 10.2 施密特触发器（常用的一类脉冲整形电路） 10.3 单稳态触发器 10.4 多谐振荡器（自激振荡，不需要外加触发信号） 10.5 555定时器及其应用 10.6 用multisim分析脉冲电路

8.1 数字系统的基本模型 8.1.1 信息处理单元的构成 8.1.2 控制单元CU的构成 8.2 数字系统设计的描述工具 8.2.1 方框图 8.2.2 定时图 (时序图、时间关系图) 8.2.3 逻辑流程图 8.2.4 ASM图

第一节 概述 第二节 口服定时和定位释药系统 第三节 靶向制剂

9.1 可编程并行输入/输出接口芯片8255A 9.2 可编程计数器/定时器8253 9.3 可编程串行输入/输出接口芯片8251A

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案21 9．3 单稳态电路 9．5 555 定时器

实验一 Quartus II开发环境 实验二 SOPC基础实验——Hello实验 实验三 SOPC实验——PIO实验 实验四 SOPC实验——定时器实验

7.1 概述 7.2 施密特触发器 7.3 单稳态触发器 7.4 多谐振荡器 7.5 555定时器及其应用

4.1 单片机中断技术概述 4.2 AT89S52的中断系统结构 4.2.1 中断请求源 4.2.2 中断请求标志寄存器 4.3 中断允许与中断优先级的控制 4.3.1 中断允许寄存器IE 4.3.2 中断优先级寄存器IP 4.4 响应中断请求的条件 4.5 外部中断的响应时间 4.6 外部中断的触发方式选择 4.6.1 电平触发方式 4.6.2 跳沿触发方式 4.7 中断请求的撤销 4.8 中断服务子程序的应用设计 4.9 多外部中断源系统设计 4.9.1 定时器/计数器作为外部中断源的使用方法 4.9.2 中断和查询结合的方法 4.9.3 用优先权编码器扩展外部中断源

2.1 AT89S52单片机的硬件组成 2.2 AT89S52的引脚功能 2.2.1 电源及时钟引脚 2.2.2 控制引脚 2.2.3 并行I/O口引脚 2.3 AT89S52的CPU 2.3.1 运算器 2.3.2 控制器 2.4 AT89S52的存储器结构 2.4.1 程序存储器空间 2.4.2 数据存储器空间 2.4.3 特殊功能寄存器 2.4.4 位地址空间 2.4.5 存储器结构总结 2.5 AT89S52的并行I/O端口 2.5.1 P0口 2.5.2 P1口 2.5.3 P2口 2.5.4 P3口 2.6 时钟电路与时序 2.6.1 时钟电路设计 2.6.2 时钟周期、机器周期、指令周期与指令时序 2.7 复位操作和复位电路 2.7.1 复位操作 2.7.2 复位电路设计 2.8 AT89S52单片机的最小应用系统 2.9 看门狗定时器（WDT）功能简介 2.10 低功耗节电模式 2.10.1 空闲模式 2.10.2 掉电运行模式

烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第七章 555定时器脉冲产生与整形电路（小结）