《数字逻辑电路》课程教学资源（实验指导）组合逻辑电路

《数字逻辑电路》课程教学资源（PPT课件）常用中规模组合逻辑电路

5.1 加法器 5.2 数值比较器 5.3 编码器 5.4 译码器 5.5 数据选择器 5.6 数据分配器

《可编程逻辑电路设计》课程PPT教学课件（讲稿）PLD设计的VHDL语言实现（概述及组合逻辑部分）

7.1 概述 7.2 只读存储器（ROM） 7.3 随机存储器（RAM） 7.4 存储器容量的扩展 7.5 用存储器实现组合逻辑函数 7.6 串行存储器

7.1 概述 7.2 只读存储器（ROM） 7.3 随机存储器（RAM） 7.4 存储器容量的扩展 7.5 用存储器实现组合逻辑函数 7.6 串行存储器

一、组合逻辑电路某一时刻的输出只取决于此时刻的输入。 二、时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态)。 三、因此记忆元件(Memory Devices)是时序逻辑电路的基本元件

前面说过,组合逻辑电路的输出只与 输入有关,时序逻辑电路的输出既与当前 的输入有关,又与以前的历史状态有关。 那么以前的状态在哪里保存? 存在触发器里面,触发器是逻辑电路的基 本记忆单元。 本章学习有关触发器的知识,主要是 基本触发器、D、R-S和J-K触发器

第一章 半导体器件 第二章 放大电路的基本原理 第三章 放大电路的频率响应 第四章 集成运算放大电路 第五章 放大电路中的反馈 第六章 模拟信号运算电路 第七章 信号处理电路 第八章 波形发生电路 第九章 功率放大电路 第一章 逻辑代数基础 第二章 门电路 第三章 组合逻辑电路 第四章 触发器 第五章 时序逻辑电路 第六章 脉冲产生、整形电路 第七章 数模、模数转换电路

第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述