10.8 现场可编程门阵列 FPGA:Field Programmable Gate Array 10.9 在系统可编程器件 ISP-PLD:In System Programmability PLD

1、组合逻辑电路基础 布尔代数基本公式,逻辑门,卡诺图 2、计算机中常用的组合逻辑电路 一位加法器,译码器,编码器,多路选择器等 3、时序逻辑电路 D锁存器,D触发器,寄存器 4、时序逻辑电路设计 有限状态机,七段显示十进制数双向计数器设计 5、可编程序逻辑阵列(器件)简介 PLA, PLD

2.1组合逻辑电路的分析与设计方法 2.2加法器 2.3数值比较器 2.4编码器 2.5译码器 2.6数据选择器 2.7数据分配器 2.8只读存储器(ROM) 2.9可编程逻辑器件(PLD)

7.1总线传输实验 7.2运算器部件实验 7.3存储部件实验

综合工具将 HDL 程序转换为 EDA 工具可以识别的形式，对应 为具体的电路结构形式；在采用 PLD 进行设计时，综合工具 可以将设计映射到具体的 CPLD 或 FPGA 器件上，对应得到与 器件相关的技术实现方式；

10.1 电子设计自动化概述 10.2 简单可编程逻辑器件 10.3 高密度可编程逻辑器件 10.4 PLD开发工具Max+plusⅡ

清华大学：《数字电子技术基础》课程PPT教学课件（第五版）第八章 可编程逻辑器件（PLD, Programmable Logic Device）

• 3.1 晶体管的开关特性 • 3.2 基本逻辑门电路 • 3.3 TTL逻辑门 • 3.4 其他双极型电路 • 3.5 MOS 逻辑门 • 3.6 编程逻辑器件 (PLD)简介

• 5.1 概述 • 5.2 触发器 • 5.3 时序逻辑电路的分析 • 5.4 常用时序逻辑电路 • 5.5 时序逻辑电路的设计 • 5.6 用PLD实现时序逻辑电路

组合逻辑门电路在教材中所讲的内容比较简单，其解题的过程不太明确，但在实际的分析中题型多种多样，其难度也远远超过了教材的难度。本章逻辑函数几种表达形式之间的相互转化是逻辑电路分析的重点；逻辑电路功能的表述逻辑电路分析的难点。 ❖ 4.1 概述 ❖ 4.2 组合逻辑电路的分析与设计 ❖ 4.3 常用组合逻辑电路 ❖ 4.4 用PLD实现组合电路 ❖ 4.5 组合逻辑电路的竞争与冒险