5.1 信号的分类 静态同步 ASIC 中的所有信号可以分为以下三种：时钟、控制信号和数据

一、 历史与现状 二 、EDA技术的基本特征 三 、EDA工具简介 四 、ASIC设计—EDA的重要应用 五 、课程主要内容

第一节 数据类型定义 第二节 提取对象的信息

第一节 VHDL编程方法 第二节 定时建模的方法 第三节 用错误检查提高建模准确性 第四节 提高仿真性能建模 第五节 对逻辑操作查表 第六节 Process语句—避免无限循环 第七节 用VHDL做仿真激励

一、进一步认识构造体在VHDL中的作用。 二、构造体的三种描述方式：

一、理解什么是正向设计方法 二、 HDL在EDA设计中的作用 三、 VHDL的特点

Combinatorial Logic Combinatorial Logic if – Outputs at a specified time are a function only of the inputs at that time e.g. decoders, multiplexers and adders Output change instantly when input change

VHDL与其他软件编程语言一样，对标志 符和数据格式等具有详细的规定。 在编写VHDL程序时必须完全遵守这些规 定

一、EDA（Electronic Design Automation） 二、ASIC（Application Specific Integrated Circuit） 三、FPGA（Field Programmable Gate-Array） 四、CPLD（Complex Programmable Logic Device） 五、SOC（System On a Chip）

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic