第22章触发器和时序逻辑电路 22.1双稳态触发器 22.2寄存器 22.3计数器 22.4555定时器及其应用 22.5应用举例

1、组合逻辑电路基础 布尔代数基本公式,逻辑门,卡诺图 2、计算机中常用的组合逻辑电路 一位加法器,译码器,编码器,多路选择器等 3、时序逻辑电路 D锁存器,D触发器,寄存器 4、时序逻辑电路设计 有限状态机,七段显示十进制数双向计数器设计 5、可编程序逻辑阵列(器件)简介 PLA, PLD

1、组合逻辑电路基础 布尔代数基本公式,逻辑门,卡诺图 2、计算机中常用的组合逻辑电路 一位加法器,译码器,编码器,多路选择器等 3、时序逻辑电路 D锁存器,D触发器,寄存器 4、时序逻辑电路设计 有限状态机,七段显示十进制数双向计数器设计 5、可编程序逻辑阵列(器件)简介

第7章ASP组件 7.1ASP组件概述 7.72《AdRotato《组件 7.3 Browser Capabilities组件 7.4 Content Linking组件 7.5计数器组件 7.6 CDONTS组件 7.7其他ASP组件

第五章重叠、流水和向量处理机 1重叠方式 一.重叠解释方式 1.一条指令的几个过程段 （1)取指令:根据PC(指令计数器)从M(存储器) 取出指令送到IR(指令寄存器) （2)译码分析:译出指令的操作性质,准备好所需数据 （3)执行:将准备好的数按译出性质进行处理,主要涉及ALU(算术逻辑运算部件) 2.对指令执行的几种方式

中断涉及的几个环节 ①中断源 中断申请 ③开放中断 ④保护现场 ⑤中断服务 ⑥恢复现场 ⑦中断返回

第10章触发器和时序逻辑电路 10.1触发器 10.2计数器 10.3寄存器 10.4脉冲信号的产生与波形变换

第一节 寄存器 第二节 计数器 第三节 一般时序电路

6.1概述(时序逻辑电路的特点和分类) 6.2时序逻辑电路的分析方法 6.3若干常用的时序逻辑电路 (寄存器、计数器) 6.4时序逻辑电路的设计方法 6.5时序逻辑电路中的竞争-冒险现象

时序逻辑电路简称时序电路,与组合逻辑电路并驾齐驱,是数字电路两大重要分支 之一。本章首先介绍时序逻辑电路的基本概念、特点及时序逻辑电路的一般分析方法。 然后重点讨论典型时序逻辑部件计数器和寄存器的工作原理、逻辑功能、集成芯片及其 使用方法及典型应用。最后简要介绍同步时序逻辑电路的设计方法