一、重要的时序电路模块( SEQUENTIAL CIRCUIT MODELS)是构成数字系统和计算机的重要组成部分,主要是寄存器和计数器。 二、寄存器常用于数字系统中数据的暂存和传输。计数器除用于计数外,还对时序电路操作序列的跟踪和控制发挥重要作用。它们同时 都是构成CPU的重要基础模块。 三、通用时序电路模块由门电路与触发器组合构成,其特点是由多个或多级相同的单元电路构成。 四、这些模块可用于构造标准的TTL器件,也可作为VLS设计库中的功能块

7.1 多媒体技术概要 7.1.1 媒体与多媒体 7.1.2 多媒体技术特征 7.1.3 多媒体系统组成 7.1.4 光盘 7.2 图形图像基础 7.2.1 图像的数字化 7.2.2 数字图像的类型与格式 7.2.3 数字图像的获取和编辑 7.3 声音媒体基础 7.3.1 声音的数字化 7.3.2 声卡与声音文件的格式 7.3.3 MIDI音乐 7.3.4 声音的采集和编辑 7.4 数据压缩与编码 7.5 动画基础 7.6 视频基础 7.7 多媒体应用系统制作的一般过程

一、学科平台课程 1《工程制图 B1》 2《工程制图 B2》 3《电工与电子技术》 4《电工与电子技术实验》 5《理论力学 B》 6《材料力学 B》 7《机械设计基础》 8《互换性与测量技术基础》 9《机械制造技术基础 B》 二、专业课程 1《Visual Basic 语言程序设计》 2《材料物理化学》 3《材料科学基础》 4《材料力学性能》 5《固体物理导论》 6《热加工传输原理》 7《材料成型原理》 8《金属材料及热处理》 9《材料成型控制工程基础》 10《数值模拟原理及应用》 11《材料基础实验》 12《材料测试分析技术和方法》 三、个性化发展课程 1《金属连接成形工艺》 2《金属液态成型工艺》 3《金属塑性成形工艺及模具设计》 4《塑料成型工艺及模具设计》 5《固态相变原理》 6《材料成形工艺》 7《金属复合材料》 8《材料特种成型技术》 9《功能材料制备及成形》 10《铸造合金及熔炼》 11《模具技术概论》 12《模具制造技术》 13《表面工程学》 14《计算机辅助三维设计》 15《纳米材料制备及成形》 16《流体力学》 17《专业外语》 18《无损检测技术》 19《创造性思维与创新方法》 20《材料成型竞赛》 21《 材料成型前沿及发展动态》 22《 国际工程学概论》 四、实践环节 1《工程训练 A》 2《工程制图综合实践》 3《工程力学实践》 4《机械设计基础课程设计》 5《认识实习》 6《热处理实践》 7《材料成型工艺课程设计》 8《专业方向综合实践》 9《生产实习》 10《毕业设计（论文）》

3.1 概 述 3.2 组合逻辑电路的分析 3.3 组合逻辑电路的设计 3.4 加 法 器 3.5 数值比较器 3.6 编 码 器 3.7 译 码 器 3.8 数据选择器 3.9 数据分配器 3.10 奇偶检测电路 3.11 用中规模集成电路设计一般组合电路 3.12 组合电路中的竞争冒险

1、掌握半加器、全加器、常用算术/逻辑运算单元等运算电路的电路结构及其使用方法; 2、掌握典型的译码器、编码器、数据选择器、数据分配器等信号变换电路的电路结构及其使用方法; 3、了解数字比较器的电路结构及其扩展方法;  第1、2学时：算术运算电路  第3、4学时：信号变换电路  第5、6学时：数值比较器

第一章 电子商务的基本知识 第二章 电子商务技术基础 第三章 电子商务和商业自动化 第四章 电子数据交换(EDI) 第五章 网络营销 第六章 电子商务中的供应链管理与物流 第七章 电子支付系统 第八章 电子商务的安全问题 第九章 电子商务的法律问题

在数字电路中，我们要研究的是电路的输 入输出之间的逻辑关系，所以数字电路又称逻 辑电路，相应的研究工具是逻辑代数（布尔代 数）。 在逻辑代数中，逻辑函数的变量只能取两 个值（二值变量），即0和1，中间值没有意义， 这里的0和1只表示两个对立的逻辑状态，如电 位的低高（0表示低电位，1表示高电位）、开 关的开合等

用状态表的方法设计大型复杂的数字系统 (有时甚至是简单的数字逻辑问题)是十分困难的,甚至是不可能的。原因是状态数大的惊人

逻辑代数( Logic Algebra)是由英国数 学家乔治布尔( George Boole)于1849年首 先提出的,因此也称为布尔代数( Boolean Algebra)。逻辑代数研究逻辑变量间的相互 关系,是分析和设计逻辑电路不可缺少的数学 工具。所谓逻辑变量,是指只有两种取值的变 量:真或假、高或低、1或0

基本原则之一：面积和速度的平衡与互换； 基本原则之二：硬件原则； 基本原则之三：系统原则； 基本原则之四：同步设计原则； 基本设计思想与技巧之一：乒乓操作； 基本设计思想与技巧之二：串并转换； 基本设计思想与技巧之三：流水线操作； 基本设计思想与技巧之四：数据接口的同步方法； 常用模块之一：RAM; 常用模块之二：全局时钟资源与时钟锁相环； 常用模块之三：全局复位/置位信号； 常用模块之四：高速串行收发器。 HDL语言的层次含义； ·Coding Style的含义； ·结构层次化编码； ·模块的划分的技巧； 比较判断语句case和if...else的优先级； 慎用锁存器(Latch); ·使用Pipelining方法优化时序； 模块复用与Resource Sharing; 逻辑复制； 香农扩展； 信号敏感表； 复位逻辑； FSM设计的一般型原则； 用Verilog语言设计FSM的技巧； ·CPLD原理与设计方法