6.1时序逻辑电路的基本概念 6.2时序逻辑电路的一般分析方法 6.3计数器 6.4数码寄存器与移位寄存器 6.5时序逻辑电路的设计方法

3.1逻辑代数 3.2逻辑函数的卡诺图化简法 3.3组合逻辑电路的分析方法 3.4组合逻辑电路的设计方法 3.5组合逻辑电路中的竞争冒险

1.1 数字信号 1.2 数制及其转换 1.3 二─十进制代码（BCD代码） 1.4 算术运算与逻辑运算 1.5 数字电路

7.1.1 指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线。 （1）64K×1 （2）256K×4 （3）lM×1 （4）128K×8 解：求解本题时，只要弄清以下几个关系就能很容易得到结果：

6.1.6 已知某时序电路的状态表如表题 6．1，6 所示，输人为 A，试画出它的状态图。如果 电路的初始状态在 b，输人信号 A 依次是 0、1、0、1、1、1、1，试求其相应的输出

4．1．2 组合逻辑电路及输入波形（A.B）如图题 4.1.2 所示，试写出输出端的逻辑表达式 并画出输出波形

4.1组合逻辑电路的分析 4.2组合逻辑电路的设计 4.3组合逻辑电路中的竞争和冒险 4.4常用组合逻辑集成电路 4.5组合可编程电路 4.6用Verilog HDL描述组合逻辑电路

3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.3 射极耦合逻辑门电路（自学） 3.4 砷化镓逻辑门电路（自学） 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 3.7 用VerilogHDL描述逻辑门电路（自学）

一、是非题(对打“√”,错打“×”。每题2分,共10分) ()1.GAL不需要编程器就可写入 JEDEL文件。 ()2.具有N个独立的状态,计满N个计数脉冲后,状态能进入循环的时序电路,称之模N计数器

5.1 时序逻辑电路概述 5.2 同步时序逻辑电路的分析 5.3 同步时序逻辑电路的设计 5.4 异步时序逻辑电路 5.5 计数器 5.6 寄存器