12.1 等精度频率计设计 12.2 使用IP Core设计FIR滤波器

电解质分析仪 血液学分析仪 血气分析仪 尿液分析仪 生化自动分析仪

VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic

第一节 逻辑仿真 第二节 电路综合

第一节 数据类型定义 第二节 提取对象的信息

第一节 VHDL构件 第二节 基本语言结构 第三节 设计描述层次

一、COMPONENT语句 二、COMPONENT_INSTANT语句

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT