北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（集成电路设计实习）单元实验2_基于逻辑门的定制设计——1位全加器的设计

EDA（Electronics Design Automation）即电子 设计自动化技术，是一种以计算机为基本工 作平台，利用计算机图形学、拓扑逻辑学、 计算数学以及人工智能学等多种计算机应用 学科的最新成果而开发出来的一整套软件工 具，是一种帮助电子设计工程师从事电子元 件产品和系统设计的综合技术

4.1 概述 4.2 电子商务系统总体结构的设计 4.3 电子商务系统运行平台的设计与选择 4.4 BEA简介 4.5 Web2.0简介

6.1 8位加法器的设计 6.2 8位乘法器的设计 6.3 序列检测器的设计 6.4 正负脉宽数控调制信号发生器的设计 6.5 数字频率计的设计 6.6 秒表的设计 6.7 MCS–51单片机与FPGA/CPLD总线接口逻辑设计 6.8 交通灯信号控制器的设计 6.9 语音信箱控制系统的设计 6.10 PID控制器的设计 6.11 空调系统有限状态自动机的设计 6.12 闹钟系统的设计

一、学科平台课程 1《高级语言程序设计》 2《电路原理》 3《电路原理实验》 4《复变函数 B》 5《模拟电子技术基础》 6《模拟电子技术基础实验》 7《数字电子技术基础》 8《数字电子技术基础实验》 二、专业课程 1《专业计算机基础上机实验》 2《信号与系统 A》 3《信号与系统实验》 4《微机原理与接口技术》 5《微机原理与接口技术实验》 6《数字信号处理》 7《数字信号处理实验》 8《通信原理》 9《通信原理实验》 10《EDA 技术及应用》 11《EDA 技术及应用设计》 12《电磁场与电磁波 B》 13《计算机仿真》 14《计算机仿真实验》 15《单片机原理与应用》 16《单片机原理与应用实验》 17《自动控制原理 C》 18《信息论与编码》 19《通信电子线路》 20《通信电子线路实验》 21《随机信号检测和处理》 22《电子线路计算机辅助设计》 23《电子系统设计》 24《DSP 原理及应用》 25《DSP 原理及应用实验》 26《数据通信与计算机网络》 三、个性化发展课程 1《数据库系统原理》 2《嵌入式系统设计》 3《嵌入式系统设计实验》 4《机器学习》 5《数字语音处理》 6《数字图像处理》 7《深度学习》 8《数据挖掘》 9《现代信号处理技术》 10《移动通信技术》 11《无线自组网》 12《传感器与信号检测》 四、实践环节 1《高级语言编程课程设计》 2《工程训练 C》 3《电子工艺实习》 4《电子技术课程设计》 5《EDA 技术课程设计》 6《单片机系统课程设计》 7《专业实习》 8《毕业设计》

1.《自动控制理论》课程教学大纲 2.《单片机原理及应用》课程教学大纲 3.《现代控制理论》课程教学大纲 4.《电机及电力拖动》课程教学大纲 5.《检测技术与仪表》课程教学大纲 6.《电力电子技术课程设计》教学大纲 7.《运动控制系统》课程教学大纲 8.《过程控制系统》课程教学大纲 9.《计算机控制系统》课程教学大纲 10.《专业英语》课程教学大纲 11.《PLC 原理及应用》课程教学大纲 12.《嵌入式系统》课程教学大纲 13.《EDA技术及应用》课程教学大纲 14.《C 语言案例设计》课程教学大纲 15.《现场总线技术》课程教学大纲 16.《机器人学基础》课程教学大纲 17.《高级语言程序设计》课程教学大纲 18.《控制系统辅助仿真设计》课程教学大纲 19.《工业计算机通信与网络》课程教学大纲 20.《PLC 课程设计》教学大纲 21.《电力电子技术课程设计》教学大纲 22.《数字图像处理》课程教学大纲 23.《数据结构与算法》课程教学大纲 24.《复变函数与积分变换》课程教学大纲 25.《信号与系统》课程教学大纲 26.《模式识别与人工智能》课程教学大纲 27.《工程电磁场》课程教学大纲 28.《集散控制系统》课程教学大纲 29.《控制电机》课程教学大纲 30.《信号与系统》课程教学大纲 31.《智能控制技术》课程教学大纲 32.《文献检索与科学研究》课程教学大纲 33.《虚拟仪器》课程教学大纲 34.《计算机控制系统课程设计》教学大纲 35. 《智能控制技术课程设计》教学大纲

第一节概述 第二节总体方案设计的基本内容 第三节总体方案设计实例

《数字电路与逻辑设计》课程实验指导（课程设计）设计三 数字频率计的设计

《数字电路与逻辑设计》课程实验指导（课程设计）设计二 数字抢答器的设计

VHDL hierarchical design requires Component Declarations and Component Instantiations top.vhd entity-architecture “top” component “mid_a” ，component “mid_b