电路菜单项如图 1-4 所示，可以实现对元件的位置、属性的设置，子电路的生成，电路图大小的缩放，电路图属性的设置，分析方法的选择

6-1试分析图题6-1所示的时序电路(步骤要齐全)

数字电路CAD工具(较成熟，自动化程度高)： FPGA Gate Array Standardsell VHDL 系统综合

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第四章 组合逻辑电路——4.2 组合逻辑电路的设计 4.2 组合逻辑设计

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第四章 组合逻辑电路——4.2 组合逻辑电路的设计4.2.2 特殊问题的逻辑设计

第一节信号传输延迟 数字电路的延迟由四部分组成: 门延迟 连线延迟 扇出延迟 大电容延迟 一、CMOS门延迟:

典型输出电路基波电压传输特性可用以下表达式描述：

6.1时序逻辑电路的分析与设计方法 6.2计数器 6.3寄存器 6.4顺序脉冲发生器

7.1 组合逻辑电路的分析与设计 7.2 加法器与数值比较器 7.3 编码器 7.4 译码器 7.5 数据选择器与数据分配器

复旦大学：《集成电路工程》教学资源（硕士士学位论文）功率检测电路设计