前面说过,组合逻辑电路的输出只与 输入有关,时序逻辑电路的输出既与当前 的输入有关,又与以前的历史状态有关。 那么以前的状态在哪里保存? 存在触发器里面,触发器是逻辑电路的基 本记忆单元。 本章学习有关触发器的知识,主要是 基本触发器、D、R-S和J-K触发器

3.1 与门、或门、非门等基本逻辑功能的实现 3.2 简单梯形图控制程序的设计

一、实验目的 1．掌握CMOS集成门电路的逻辑功能和器件的使用规则。 2．学会CMOS集成门电路主要参数的测试方法

一、实验目的 1．学会组合逻辑电路的实验分析及其设计方法。 2．验证半加器、全加器的逻辑功能

3.1 概述 3.2 组合逻辑电路的基本分析和设计方法 3.3 若干常用的组合逻辑电路 3.4 组合电路中的竞争－冒险

2.1 概述 2.2 分立元件门电路 2.3 TTL集成门电路 2.4 MOS门电路 2.5 TTL电路与CMOS电路的接口 2.6 门电路的VHDL描述

一、实验目的 l．掌握 CMOS 集成门电路的逻辑功能和器件的使用规则。 2．学会 CMOS 集成门电路主要参数的测试方法 二、实验原理 1．CMOS 集成电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管同时用于一个集成电路中，成为组合二种沟道 MOS 管性能的更优良的集成电路，CMOS 集成电路的

一、实验目的 1.学会组合逻辑电路的实验分析及其设计方法。 2.验证半加器、全加器的逻辑功能

6.1 逻辑量的表示方法 6.2 if语句 6.3 switch语句 6.4 选择结构程序设计举例

⚫ 社会科学的性质 ⚫ 社会研究的逻辑 ⚫ 社会研究的伦理