20.1晶闸管 20.2可控整流电路 20.3晶闸管的保护 20.4单结晶体管触发电路 20.5应用举例

1、组合逻辑电路基础 布尔代数基本公式,逻辑门,卡诺图 2、计算机中常用的组合逻辑电路 一位加法器,译码器,编码器,多路选择器等 3、时序逻辑电路 D锁存器,D触发器,寄存器 4、时序逻辑电路设计 有限状态机,七段显示十进制数双向计数器设计 5、可编程序逻辑阵列(器件)简介 PLA, PLD

心房和心室不停歇地进行有顺序的、协调的收缩和舒张交替的活动,是心脏实现泵血功能、推动血液循环的必要条件,而细胞膜的兴奋过程则是触发收缩反应的始动因素

10.1概述 10.2施密特触发器 10.3单稳态触发器 10.4多谐振荡器 10.5555定时器及其应用

时序电路的结构与特 内部含有存储器件(触发器、锁存器); 信号变化受时钟控制; 通常采用状态变化进行描述; 采用进程进行设计;

一、计算机病毒的结构和工作机制 四大模块: 感染模块 触发模块 破坏模块(表现模块) 引导模块(主控模块)

第7章时序逻辑设计原理(三) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

第7章时序逻辑设计原理(四) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

第7章时序逻辑设计原理(一) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

设计方法与同步时序逻辑电路相似，但如果触发器有时钟控制端的话应将其作为激励来考虑，并注意脉冲异步时序电路对输入脉冲的两个限制条件