8.2.1 同相放大器 8.2.2 同相加法器 8.2.3 反相放大器 8.2.4 反相加法器 8.2.5 加减法电路 8.2.6 差动放大器 8.2.7 电流－电压转换器和电压－电流转换器 8.2.8 积分器和微分器

◼9.1 硬件设计概述 ◼9.2 DSP系统的基本电路设计 ◼9.3 外部程序存储器扩展 ◼9.4 外部数据存储器扩展 ◼9.5 C55x与A/D和D/A转换器的接口

◼9.1 硬件设计概述 ◼9.2 DSP系统的基本电路设计 ◼9.3 外部程序存储器扩展 ◼9.4 外部数据存储器扩展 ◼9.5 C55x与A/D和D/A转换器的接口

7.1 PLD 概述 7.1.1 PLD 的电路结构及分类 7.1.2 PLD 的编程工艺及描述的逻辑规则和符号 7.1.3 PLD 的设计过程及主要优点 7.2 只读存储器 7.2.1 ROM 的内部结构 7.2.2 用ROM 实现组合逻辑设计 7.2.3 常用的LSI ROM器件 7.3 可编程逻辑阵列 7.4 可编程阵列逻辑 7.4.1 组合PAL器件 7.4.2 时序PAL器件 7.5 通用逻辑阵列概述 7.5.1 GAL器件的主要特点 7.5.2 GAL器件的基本机构 7.5.3 GAL器件的命名及分类 7.6 硬件描述语言

一、 使用HDL设计的先进性 二、Verilog的主要用途 三、 Verilog的历史 四、如何从抽象级(levels of abstraction)理解 五、电路设计 六、Verilog描述 – 逻辑仿真算法 – 如何启动Verilog-XL和NC Verilog仿真器 – 如何显示波形 1. 进一步学习Verilog的结构描述和行为描述 2. Verilog混合（抽象）级仿真 1. 理解Verilog中使用的词汇约定 2. 认识语言专用标记(tokens) 3. 学习timescale

◼10.1 典型DSP板的硬件设计 ◼10.2 CPLD电路模块设计 ◼10.3 DSP板测试程序 ◼10.4 综合设计实例1: 自适应系统辨识 ◼10.5 综合设计实例2: 数字式有源抗噪声耳罩

⑴ 脉冲幅度Um 。脉冲电压变化的最大值，即脉冲波从 波底至波顶之间的电压。 ⑵ 上升时间tr 。脉冲波前沿从0.1Um上升到0.9Um所 需的时间。 ⑶ 下降时间tf 。脉冲波后沿从0.9Um下降到0.1Um所 需的时间

§2.1 基本分析方法 2.1.1 支路电流法 2.1.2 结点电位法 §2.2 基本定理 2.2.1 迭加定理 2.2.2 等效电源定理 (一)戴维南（戴维宁）定理 (二)诺顿定理*（自学）

Sec2.1 CMOS 反向器 • 1.CMOS逻辑电路的逻辑电平 • 2.CMOS 反向器 Sec 2.2 CMOS 逻辑门 ➢ CMOS 与非门 ➢ CMOS 或非门 ➢ CMOS 同向缓冲逻辑门 ➢ 与-或-非门 ➢ 异或门 ➢ 三态门 Sec2.3.异或门和其他逻辑门 • 1. 异或门及其应用 • 2. 传输门及其应用 • 3. 三态门 • 4. 漏极开路门 • 5. “线与”逻辑

2.1.1 工作原理 2.1.2 金属应变片的主要特性 2.1.3 测量电路 2.1.4 应变式传感