《电子技术基础》课程教学资源（模拟电子技术）PPT课件讲稿：第九章 集成逻辑门电路 第一节 TTL数字集成电路

VHDL与 Verilog HDL的对比 1.整体结构 VHDL Verilog HDL entity实体名 is module模块名(端口表ort(端口说明)输入/输出端口说明

存储器模块的VHDL设计 一、典型的存储器模块有: 寻址存储器: ROM RAM 顺序存储器: FiFo Stack(LIFO

湖南人文科技学院：信息学院电子信息科学与技术专业《数字集成电路分析与设计》课程教学大纲

电子科技大学：《高等数字集成电路设计 Advanced Digital Integrated Circuits Design》课程教学资源（教学大纲，负责人：贺雅娟）

深亚微米数字集成电路的自动设计方法 An Automatic Design Methodology for Deep Submicron Digital ICs

复旦大学：微电子工程教学资源（参考论文）深亚微米数字集成电路的自动化设计方法学

《数字集成电路 Digital Integrated Circuit》课程教学资源（阅读资料）IC testing_Novel Applications of Deep Learning Hidden Features for Adaptive Testing

《数字集成电路 Digital Integrated Circuit》课程教学资源（阅读资料）IC testing_IC design-for-test and testability features

《数字集成电路 Digital Integrated Circuit》课程教学资源（阅读资料）IC testing_Design, Manufacturing & Test of Integrated Circuits in the Nanotechnology Era