14.1 触发器 14.1.3 J-K触发器 14.3 计数器

12.6.2 三角波发生器 12.6.3 RC正弦波振荡器 12.6.4 LC正弦波振荡器

3.1 概述 3.2 VHDL程序基本结构 3.3 VHDL语言要素 3.4 VHDL顺序语句 3.5 VHDL并行语句 3.6 子程序(SUBPROGRAM) 3.7 库、程序包及其他 3.8 VHDL描述风格 3.9 基本逻辑电路设计 3.10 状态机的VHDL设计

了解广域网的概念及网络层的基本功能 掌握广域网提供的两种类型的服务：数据报（Datagram）和虚电路（Virtual Circuit） 掌握路由选择机制、路由选择算法 了解拥塞控制原理及拥塞控制策略

1.4 逻辑代数的基本定理 1.5 逻辑函数及其表示方法 1.6（1.7） 逻辑函数的卡诺图化简法 1.7（1.8） 具有无关项逻辑函数及其化简

2.4.4 其他类型的TTL门电路 2.4.5 TTL门电路的改进 2.6 CMOS门电路 2.6.1 CMOS反向器工作原理 2.6.2 CMOS反向器静态输入输出特性

4.1 概述 4.2 基本RS触发器 4.3 时钟触发器 4.4 时钟触发器的直接置位和直接复位

2.4 TTL门电路 2.4.1 TTL门电路 2.4.2 TTL反相器输入输出特性

工作原理 (1)4脚为复位输入端(R),当R为低电平时,不管其他输入端的状 态如何,输出v为低电平。正常工作时,应将其接高电平。 (2)5脚为电压控制端,当其悬空时,比较器C1和C2的比较电压分别为23Vcc和1/3Vcc (3)2脚为触发输入端,6脚为阈值输入端,两端的电位高低控制比较器C1和C2的输出,从而控制RS触发器,决定输出状态

第四章组合逻辑模块及其应用 4.1编码器 一编码器的基本概念及工作原理 编码——将特定的逻辑信号编为一组二进制代 码。 能够实现编码功能的逻辑部件称为编码器。 一般而言,N个不同的信号,至少需要n位二进制 数编码