4.19 解: 设计思路:用同余的概念,也就是说 (0011)余3BCD → (0000)8421BCD

一、MOS晶体管模型 二、组合逻辑基本结构 三、逻辑单元的优化设计 四、组合单元的规模约束问题 五、时序逻辑的时间关系问题

《数字电子技术》课程教学课件（PPT讲稿）第五章 时序逻辑电路 CH51 时序电路的基本分析和设计方法

《数字电子技术》课程教学课件（PPT讲稿）第三章 组合逻辑电路 CH31 组合电路的分析方法和设计方法

10.1 组合逻辑电路的分析与设计 10.2 组合逻辑部件 10.3 竞争与冒险

2.1组合逻辑电路的分析与设计方法 2.2加法器 2.3数值比较器 2.4编码器 2.5译码器 2.6数据选择器 2.7数据分配器 2.8只读存储器(ROM) 2.9可编程逻辑器件(PLD)

同济大学：《逻辑网络》课程电子教案（PPT课件）同步时序电路设计中的问题 Advanced design issue

本章重点介绍组合逻辑电路的特点、以及组合电路的 分析方法和设计方法。 首先介绍组合逻辑电路的共同特点和一般分析方法及 设计方法。然后介绍常用的各种中规模集成电路的组合逻 辑电路的工作原理和使用方法

《数字逻辑电路》课程教学资源（实验指导）多功能数字钟的设计

《数字逻辑电路》课程教学资源（实验指导）译码器应用的设计与实例