缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

一、二极管“与门”电路 二、二极管“或门”电路 三、“非”门电路（反相器）

复旦大学电子工程系：数字逻辑基础_第5章 异步时序电路

第五节 译码器和数据分配器 第六节 数据选择器 第七节 数据比较器

第三节 加法器 第四节 编码器

5-4 试分析下图时序电路的逻辑功能、画出波形图并列出输出状态表（设初态为 000）

数字集成电路的设计流程 设计输入:以电路图或HDL语言的形式形成 电路文件;输入的文件经过编译后,可以 形成对电路逻辑模型的标准描述; 逻辑仿真(功能仿真):对如上形成的逻 辑描述加入输入测试信号,检查输出信号 是否满足设计要求;在此没有考虑任何时 间关系,只是检测逻辑是否有错;

第五节 译码器和数据分配器 第六节 数据选择器 第七节 数据比较器

第一节 概述 第二节 可编程阵列逻辑器件（PAL） 第三节 通用阵列逻辑GAL器件 第四节 现场可编程门阵列FPGA

第三节 加法器 第四节 编码器