点击切换搜索课件文库搜索结果(811)
文档格式:DOC 文档大小:22.5KB 文档页数:3
高层建筑结构设计一般程序 初步设计阶段 施工图阶段 一、设计前的准备阶段(调研) 1.研究设计任务书
文档格式:PDF 文档大小:619.99KB 文档页数:14
1.初步了解折叠纸盒的特点与原材料。 2.了解折叠纸盒的主体结构、局部结构和特征结构。 3.掌握管式折叠纸盒结构设计,会设计管式折叠纸盒的平分角,掌握旋转角求解公式,掌握管式折叠纸盒的盒盖与盒底结构设计
文档格式:PPT 文档大小:7.64MB 文档页数:58
第二讲 早期朴素的注重生态的设计思想和实践 纲要 2.1.与注重生态的设计密切相关的一些现代建筑设计思想 2.2适应气候和地域等条件要求的建筑设计研究
文档格式:PPT 文档大小:65.5KB 文档页数:18
第11章 MATLAB图形用户界面设计 11.1菜单设计 11.2对话框设计 11.3图形用户界面设计工具
文档格式:PDF 文档大小:1.16MB 文档页数:10
为了降低硬件开销,越来越多的加法器电路采用传输管逻辑来减少晶体管数量,同时导致阈值损失、性能降低等问题。本文通过对摆幅恢复逻辑与全加器电路的研究,提出一种基于摆幅恢复传输管逻辑(Swing restored pass transistor logic, SRPL)的全加器设计方案。该方案首先分析电路的阈值损失机理,结合晶体管传输高、低电平的特性,提出一种摆幅恢复传输管逻辑的设计方法;然后,采用对称结构设计无延时偏差输出的异或/同或电路,利用MOS管补偿阈值损失的方式,实现异或/同或电路的全摆幅输出;最后,将异或/同或电路融合于全加器结构,结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器。在TSMC 65 nm工艺下,本文采用HSPICE仿真验证所设计的逻辑功能,与文献相比延时降低10.8%,功耗延时积(Power-delay product, PDP)减少13.5%以上
文档格式:PDF 文档大小:753.98KB 文档页数:13
针对龙芯CPU无对应高性能服务器芯片组的现状,设计开发了一种为龙芯CPU筛选芯片组的架构,并实现了一种龙芯CPU和芯片组适配的方法。提出了采用现场可编程门阵列(FPGA)串联在龙芯CPU和即将适配的多组芯片组之间的架构。借助于此架构,设计实现了在CPU和芯片组之间那些暂时不知如何处理的物理信号线的连接方法,设计了两者之间上下电时序配合的调试方法,设计实现了规避两者信号协议差异的方法。借助这种架构和这些方法能够实现同时筛选多款芯片组的目的,避免了以前需要设计多款主板进行适配的情况,节省了重复研发主板的成本;找到了可以适配龙芯CPU的高性能服务器芯片组;其芯片组规格参数和性能高于目前龙芯CPU所用的芯片组,开拓了其在服务器领域的应用
文档格式:PPT 文档大小:379KB 文档页数:95
一、术语 二、条目及说明 第一部分总则 第二部分场地设计及总体布局 第三部分居住区景观重点结构布局 第四部分居住区景观元素设计 第五部分居住区植物景观 第六部分居住区景观维护 三、景观环境规划设计方法
文档格式:PPT 文档大小:49.5KB 文档页数:23
1、学习活动概述 2、自主学习的设计 3、协作学习的设计 4、指导性活动的设计
文档格式:PPT 文档大小:146KB 文档页数:15
第一章 程序设计概述 本章的主要内容包括: 1、程序设计相关概念 2、程序设计基本方法 3、C语言程序组成 4、上机步骤
首页上页7071727374757677下页末页
热门关键字
搜索一下,找到相关课件或文库资源 811 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有