3.1-(A⊕B)⊕(C⊕D)奇偶校验器 (b)y-A+B+A+B=a+ab…或功能 3.2(a)y=ab+(+)+D= (b)y=A+AC+BC全加器 Y2=A⊕BC全加器

2.1 有两个TTL与非门G1和G2，测得它们的关门电平分别为: UOFF1=0.8 V, UOFF2=1.1V；开门电平分别为：UON1=1.9V, UON2=1.5 V。它们的输出高电平和低 电平都相等，试判断何者为优（定量说明）。 2.2 试判断图题2.2所示TTL电路能否按各图要求的逻辑关系正常工作？ 若电路的接法有错，则修改电路。 图题 2.2

一、实验目的 1．掌握中规模 4 位双向移位寄存器逻辑功能及使用方法。 2．熟悉移位寄存器的应用：实现数据的串行、并行转换和构成环形计数器

一、实验目的 1．熟悉中规模集成电路计数器的功能及应用。 2．进一步熟悉数字逻辑实验箱中的译码显示功能

一、实验目的 l.掌握中规模4位双向移位寄存器74LS194逻辑功能及使用方法。 2.熟悉移位寄存器的应用

一、实验目的 1.学会组合逻辑电路的实验分析及其设计方法。 2.验证半加器、全加器的逻辑功能

一、实验目的 1、熟悉数字逻辑实验箱的结构、基本功能和使用方法。 2、掌握各种TTL门电路的逻辑功能

组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻 辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状 态有关。 从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记 忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。 组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器

时序逻辑电路由组合电路和存储电路两部分构成。按触发脉冲输入方式的不同， 时序电路可分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制；而在异步时序电路中，各触发器状态的变化不受同一个时钟脉冲控制

1.1 逻辑代数的基本运算 1.2 逻辑代数的定律和运算规则 1.3 逻辑函数的代数化简法 1.4 逻辑函数的卡诺图化简法