前面所分析的逻辑电路，基于输入/输出都是在稳定的逻辑电平下进 行的，没有考虑动态变化状态。实际上，输入信号有变化，或者某个变 量通过两条以上路经到达输出端。由于路经不同，到达的时间就有先有 后，这一现象叫做竞争

第十八讲交流负反馈对放大电路性能的影响 一、提高放大倍数的稳定性 二、改变输入电阻和输出电阻 三、展宽频带 四、减小非线性失真 五、引入负反馈的一般原则

一、选择合适答案填入空内。 (1)集成运放电路采用直接耦合方式是因为 A.可获得很大的放大倍数B.可使温漂小 C.集成工艺难于制造大容量电容 (2)通用型集成运放适用于放大 A.高频信号 B.低频信号 C.任何频率信号

5.1.1分析图题5.1.1所示电路的功能,列出功能表 5.1.2用基本RS触发器消除手动开关因机械振动而产生的电压、电流波形毛刺的电路如图题5.1.2所示,试画出在按钮开关S由位置A到B有触点振动时,触发器Q、Q端的波形

在数字电路或系统中,常常需要各种脉冲波形,例如时钟脉冲、控制过程的定时信 号等。这些脉冲波形的获取,通常采用两种方法:一种是利用脉冲信号产生器直接产 生;另一种则是通过对已有信号进行变换,使之满足系统的要求。 本章以中规模集成电路555定时器为典型电路,主要讨论555定时器构成的施密 特触发器、单稳态触发器、多谐振荡器以及555定时器的典型应用

一、 基本概念 1.数字信号的特点 数字信号在时间上和数值上均是离散的。 数字信号在电路中常表现为突变的电压或电流

13.1 数字电路的基础知识 13.2 基本逻辑关系 13.3 逻辑代数及运算规则 13.4 逻辑函数的表示法 13.5 逻辑函数的化简

6.1 存储器 6.1.1 ROM (Read-Only Memory) 6.1.2 随机存取存储器 (RAM) 6.2 可编程逻辑器件（PLD) 6.2.1 可编程阵列逻辑(PAL) 6.2.2 通用阵列逻辑(GAL) 6.2.3 PLD的开发过程 6.3 VHDL语言 6.3.1 VHDL基本结构与语法 6.3.1.1 VHDL的组成 6.3.1.2 实体（Entity) 6.3.1.3 结构体 (Architecture) 6.3.1.4 程序包 (Package) 与 USE 语句 6.3.1.5 库 (Library) 6.3.1.6 VHDL运算符 6.3.1.7 数据对象 6.3.1.8 VHDL常用语句 6.3.1.9 元件及元件例化 6.3.1.10 配置 (configuration) 6.3.1.11 子程序 6.3.1.12 其他：属性、时钟的表示 6.3.1.13 VHDL的模板 6.3.1.14 常见错误 6.3.1.15 保留字

一､计数器的概念 1. 什么叫计数? 计数:统计脉冲的个数。 2. 什么叫计数器? 计数器:实现计数功能的时序部件

第一节 双稳态触发器 一、RS 触发器 三、D 触发器 二、JK 触发器 四、T 触发器 第二节 时序逻辑电路 一、数码寄存器 二、移位寄存器 三、二进制计数器 四、十进制计数器 第三节 脉冲的产生与整形 第四节 555定时器及其应用