1、概述 主机与外围设备的连接模式及组织管理总线类型与标准 2、总线操作与时序 总线的基本概念分类,信息传输方式,通信同步方式 3、总线控制 链式查询方式,计数器定时查询方式,独立请求方式 4、输入输出接口 功能和分类串行总线接口,并行总线接口 5、程序查询方式

2.1MCS-51单片机基本配置 不同型号MCS-51单片机CPU处理能力和指令系统完全兼容,只是存储器和I/O接口的配置有所不同。 硬件配置基本配置: 1.8位CPU 2.片内ROM/EPROM、RAM0 3.片内并行IO接口MEL9821 4.片内16位定时器/计数器AT89C205124PI 5.片内中断处理系统 6.片内全双工串行IO口

第一部分 软件仿真（Simulator）实验 实验一 集成开发环境 CCS 应用基础 实验二 寻址方式 实验三 定点定标运算 实验四 浮点运算 实验五 汇编程序的优化 实验六 C 语言编程与优化（乘法—累加运算程序设计） 实验七 混合编程实验 实验八 FIR 滤波器的实现 实验九 基于 DSP 的数字图像处理算法的实现 第二部分 硬件（Emulator）实验 实验十 片内定时器实验 实验十一 数字 I/O 口的应用 实验十二 同步串口与 A/D 转换 实验十三 基于 DSP 的数字音频处理系统 第三部分 部分实验程序参考清单 实验一参考程序 实验二参考程序 实验三参考程序 实验四参考程序 实验五参考程序 第四部分 参考资料 一、C54xCPU 的存储器映像寄存器及其地址 二、C54xCPU 的状态和控制寄存器 ST0、ST1 三、TMS320C5416DSP 的存储区映像 四、C54xCPU 的处理器模式状态寄存器 PMST 五、C54x 的片内定时器控制寄存器 TCR 六、TMS320C5416 的中断矢量表 参考文献

第 1 章 简介 1-1 第 2 章 CPU 2-1 第 3 章 数据存储器 3-1 第 4 章 程序存储器 4-1 第 5 章 闪存和 EEPROM 编程 5-1 第 6 章 复位中断 6-1 第 7 章 振荡器 7-1 第 8 章 复位 8-1 第 9 章 低压检测 （LVD） 9-1 第 10 章 看门狗定时器和低功耗模式 10-1 第 11 章 I/O 端口 11-1 第 12 章 定时器 12-1 第 13 章 输入捕捉 13-1 第 14 章 输出比较 14-1 第 15 章 电机控制 PWM 15-1 第 16 章 正交编码器接口 （QEI） 16-1 第 17 章 10 位 A/D 转换器 17-1 第 18 章 12 位 A/D 转换器 18-1 第 19 章 UART 19-1 第 20 章 串行外设接口 （SPITM） 20-1 第 21 章 I2CTM 模块 21-1 第 22 章 数据转换器接口 （DCI） 22-1 第 23 章 CAN 模块 23-1 第 24 章 器件配置 24-1 第 25 章 开发工具支持 25-1 第 26 章 附录 26-1

8.1 可编程接口芯片概述 ❖片选概念 ❖读/写概念 ❖可编程接口的概念 ❖“联络”的概念 8.2 可编程并行接口芯片8255A ❖8255A的结构和引脚功能 ❖8255A的工作方式 ❖8255A的初始化 ❖8255A的应用举例 ❖16位系统中的并行接口 8.3 可编程定时器/计数器8253-5 ❖可编程定时器/计数器的基本工作原理 ❖8253-5的结构和功能 ❖8253-5的工作方式 8.4 串口接口芯片 ❖串行通信概述 ❖串行接口原理 ❖可编程通信接口8251A 8.5 模拟接口 ❖概述 ❖数/模转换器DAC0832及其接口 ❖模/数转换器ADC0809及其接口

14.1 干扰的来源 14.2 供电系统干扰及其抗干扰措施 14.2.1 电源噪声来源、种类及危害 14.2.2 供电系统的抗干扰设计 14.3 过程通道干扰的抑制措施—隔离 14.3.1 光电隔离的基本配置 14.3.2 光电隔离的实现 14.4空间干扰及抗干扰措施 14.4.1 接地技术 14.4.2 屏蔽技术 14.5 反电势干扰的抑制 14.6 印刷电路板的抗干扰设计 14.6.1 地线及电源线设计 14.6.2 去耦电容的配置 14.6.3 印制板的布线的抗干扰设计 14.7软件抗干扰措施 14.7.1 软件抗干扰的一般方法 14.7.2 指令冗余和软件陷阱 14.7.3 软件滤波 14.7.4 开关量输入/输出软件抗干扰设计 14.8 看门狗定时器的使用

14.1 干扰的来源 14.2 供电系统干扰及其抗干扰措施 14.2.1 电源噪声来源、种类及危害 14.2.2 供电系统的抗干扰设计 14.3 过程通道干扰的抑制措施—隔离 14.3.1 光电隔离的基本配置 14.3.2 光电隔离的实现 14.4空间干扰及抗干扰措施 14.4.1 接地技术 14.4.2 屏蔽技术 14.5 反电势干扰的抑制 14.6 印刷电路板的抗干扰设计 14.6.1 地线及电源线设计 14.6.2 去耦电容的配置 14.6.3 印制板的布线的抗干扰设计 14.7软件抗干扰措施 14.7.1 软件抗干扰的一般方法 14.7.2 指令冗余和软件陷阱 14.7.3 软件滤波 14.7.4 开关量输入/输出软件抗干扰设计 14.8 看门狗定时器的使用

2.1 AT89S52单片机的硬件组成 2.2 AT89S52的引脚功能 2.2.1 电源及时钟引脚 2.2.2 控制引脚 2.2.3 并行I/O口引脚 2.3 AT89S52的CPU 2.3.1 运算器 2.3.2 控制器 2.4 AT89S52的存储器结构 2.4.1 程序存储器空间 2.4.2 数据存储器空间 2.4.3 特殊功能寄存器 2.4.4 位地址空间 2.4.5 存储器结构总结 2.5 AT89S52的并行I/O端口 2.5.1 P0口 2.5.2 P1口 2.5.3 P2口 2.5.4 P3口 2.6 时钟电路与时序 2.6.1 时钟电路设计 2.6.2 时钟周期、机器周期、指令周期与指令时序 2.7 复位操作和复位电路 2.7.1 复位操作 2.7.2 复位电路设计 2.8 AT89S52单片机的最小应用系统 2.9 看门狗定时器（WDT）功能简介 2.10 低功耗节电模式 2.10.1 空闲模式 2.10.2 掉电运行模式

4.1 单片机中断技术概述 4.2 AT89S52的中断系统结构 4.2.1 中断请求源 4.2.2 中断请求标志寄存器 4.3 中断允许与中断优先级的控制 4.3.1 中断允许寄存器IE 4.3.2 中断优先级寄存器IP 4.4 响应中断请求的条件 4.5 外部中断的响应时间 4.6 外部中断的触发方式选择 4.6.1 电平触发方式 4.6.2 跳沿触发方式 4.7 中断请求的撤销 4.8 中断服务子程序的应用设计 4.9 多外部中断源系统设计 4.9.1 定时器/计数器作为外部中断源的使用方法 4.9.2 中断和查询结合的方法 4.9.3 用优先权编码器扩展外部中断源

2.1 AT89S52单片机的硬件组成 2.2 AT89S52的引脚功能 2.2.1 电源及时钟引脚 2.2.2 控制引脚 2.2.3 并行I/O口引脚 2.3 AT89S52的CPU 2.3.1 运算器 2.3.2 控制器 2.4 AT89S52的存储器结构 2.4.1 程序存储器空间 2.4.2 数据存储器空间 2.4.3 特殊功能寄存器 2.4.4 位地址空间 2.4.5 存储器结构总结 2.5 AT89S52的并行I/O端口 2.5.1 P0口 2.5.2 P1口 2.5.3 P2口 2.5.4 P3口 2.6 时钟电路与时序 2.6.1 时钟电路设计 2.6.2 时钟周期、机器周期、指令周期与指令时序 2.7 复位操作和复位电路 2.7.1 复位操作 2.7.2 复位电路设计 2.8 AT89S52单片机的最小应用系统 2.9 看门狗定时器（WDT）功能简介 2.10 低功耗节电模式 2.10.1 空闲模式 2.10.2 掉电运行模式