1､一位二进制数值比较器 讨论：A和B相比较的情况有三种可能

通用阵列逻辑（General Array Logic） 工艺：E2CMOS 擦除方式：加电 基本结构：与或阵列（可编与、固定或） 输出电路结构：OLMC（可编程）

用ROM实现逻辑函数时，地址译码器的每个输出都为一条字 线，不能减少。输出函数为标准的与或表达式。 为减小芯片面积，简化译码器，使输出函数为最简的与或表达式，采用PLA。例1的PLA形式

1.原理：在控制信号作用下，从多个输入中每次选中一个输出。因此又称多路开关(Multiplexer－MUX)。是计算机系统中使用最多的一类中规模器件

N进制计数器是指计数器的状态每经N个计数脉冲循环一 次，即输入N个计数脉冲，计数器给出一个（进位）输出 脉冲。故可作为分频比为N的分频器使用

缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

系统设计：芯片的功能、尺寸、外部接口、 性能、速度、成本等； 功能设计：系统功能块分割、功能框图 信号流程图、状态转换图等 逻辑设计：各功能块的逻辑表达、逻辑电路图等 功能仿真：不考虑电路连线延时

4.1编码器 编码:在数字系统里,把某一信号输入变换为某一特定的代码输出,可能是8421码、格雷 码等,但每组代码具有某一特定的含义,就是编码 编码器:具有编码功能的逻辑电路。编码器有若干个输入端,在某一时刻只有一个输入信号 被转换为二进制码

第一篇 系统介绍. 1 第一章 系统概述. 1 第二章 通用电路简介. 2 第三章 实验区简介. 7 第二篇 基础型实验. 8 实验一 晶体管开关特性、限幅器与箝位器 . 8 实验二 门电路电参数的测试 . 13 实验三 CMOS 门电路测试 . 24 实验四 门电路逻辑功能及测试 . 28 实验五 组合逻辑电路（半加器全加器及逻辑运算） . 33 实验六 触发器（一）R-S，D，J-K . 38 实验七 触发器（二）三态输出触发器及锁存器 . 43 实验八 时序电路测试及研究 . 47 第三篇 综合型实验. 79 综合实验一 智力竞赛抢答器电路 . 79 综合实验二 电子秒表. 82 综合实验三 2 1 3 位直流数字电压表. 87 附录 CC7107A/D 转换器组成的 2 位直流数字电压表. 93 综合实验四 数字频率计. 96 综合实验五 拔河游戏机. 103 综合实验六 随机存取存储器 2114A 及其应用. 108 第四篇 设计型实验. 120 课题一 8 路抢答器电路设计 . 120 课题二 数字电子钟设计 . 124 课题四 汽车尾灯控制电路 . 137 课题五 篮球竞赛 30s 计时器. 141 第五篇 附录. 144

在前面九章学习的基础上,通过本章十个阶段的练习,一定能逐步掌握 Verilog hdl设计的 要点。我们可以先理解样板模块中每一条语句的作用,然后对样板模块进行综合前和综合后 仿真,再独立完成每一阶段规定的练习。当十个阶段的练习做完后,便可以开始设计一些简 单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然,复杂的数 字逻辑系统的设计和验证,不但需要系统结构的知识和经验的积累,还需要了解更多的语法 现象和掌握高级的 Verilog hdl系统任务,以及与C语言模块接口的方法(即PLI),这些已 超出的本书的范围。有兴趣的同学可以阅读 Verilog语法参考资料和有关文献,自己学习, 我们将在下一本书中介绍 Verilog较高级的用法