用MSI设计组合逻辑电路 缩小电路的体积、减小连线、提高电路的可靠性,使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法 逻辑抽象 写出逻辑函数式 将得到的逻辑函数式变换成与所用MS的逻辑函数式类似的形式 需要产生的逻辑函数与某种MS的逻辑函数在形式上完全一致,使用这种MSI效果 很好 MSI的逻辑函数式比所需得到的逻辑函数式更加丰富 MS的函数式是要求产生的逻辑函数的一部分, 倘若可用的MS品种有限,而且这几种电路的逻辑函数式与希望得到的函数式之间 很少有共同之处,则不宜用这几种MSI来实现。 根据逻辑函数式对照比较的结果,将输入变量接到MSⅠ对应的输入 端,同时将多出的输入端视具体情况接1或0,就得到所需的电路 2021/23作者:清华大学电子工程系罗 第111页
2021/2/23 作者：清华大学电子工程系罗 嵘 第111页 用MSI设计组合逻辑电路 缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法 逻辑抽象 写出逻辑函数式 将得到的逻辑函数式变换成与所用MSI的逻辑函数式类似的形式 需要产生的逻辑函数与某种MSI的逻辑函数在形式上完全一致，使用这种MSI效果 很好 MSI的逻辑函数式比所需得到的逻辑函数式更加丰富 MSI的函数式是要求产生的逻辑函数的一部分， 倘若可用的MSI品种有限，而且这几种电路的逻辑函数式与希望得到的函数式之间 很少有共同之处，则不宜用这几种MSI来实现。 根据逻辑函数式对照比较的结果，将输入变量接到MSI对应的输入 端，同时将多出的输入端视具体情况接1或0，就得到所需的电路
用多路选择器实现逻辑函数 例1表218是一个逻辑函数的真值表,用八选一多路选择器实 现。 表218真值表 00 0110 m AB L 00 00 0123456 0 0 0 A A2 Do D1 D2 D3 DA DS D6 D7 0 B A 0 C A 001 C0101010 011 L 0 图233电路图 2021/2/23 作者:清华大学电子工程系罗 第112页
2021/2/23 作者：清华大学电子工程系罗 嵘 第112页 表 2.18 真值表 mi A B C L 0 0 0 0 0 1 0 0 1 0 2 0 1 0 1 3 0 1 1 1 4 1 0 0 0 5 1 0 1 1 6 1 1 0 1 7 1 1 1 0 用多路选择器实现逻辑函数 例1表2.18是一个逻辑函数的真值表，用八选一多路选择器实 现。 0 1 1 L A0 Q A1 A D0 D1 D2 D3 B 图2.33电路图 C A2 0 1 0 D4 D5 D6 D7 0 1
将表2.18改成表2.19的形式,可用四选一多路选择器实现(图234) 表2.19真值表 A B C 0 0 0 0 A Do D,D2 D A 0 0 图234电路图 0 2021/2/23 作者:清华大学电子工程系罗 第113页
2021/2/23 作者：清华大学电子工程系罗 嵘 第113页 表 2.19 真值表 A B C L 0 0 0 0 1 0 0 1 0 1 1 1 1 0 0 0 1 1 1 1 0 1 1 0 0 1 C L Q A0 A1 D0 D1 D2 D3 A B C 图2.34电路图 将表2.18改成表2.19的形式，可用四选一多路选择器实现（图2.34）
例2表220是一个具有五个输入变量的逻辑函数的真值表,用三个双四 选一多路选择器实现 表220真值表 ABCDELAB 00 00D E01010 1000 0 0 10 0 0 0101 0 01 00 10 000 000 0101 10 0 2021/2/23 作者:清华大学电子工程系罗 第114页
2021/2/23 作者：清华大学电子工程系罗 嵘 第114页 表 2.20 真值表 A B C D E L A B C D E L 0 0 0 0 0 1 1 0 0 0 1 1 0 1 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 0 1 0 0 1 0 0 0 0 1 1 1 0 1 0 1 1 1 0 0 0 0 1 0 1 1 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 0 0 0 0 1 1 0 1 0 1 0 0 0 0 0 0 1 1 1 1 0 1 1 1 1 1 0 例2表2.20是一个具有五个输入变量的逻辑函数的真值表，用三个双四 选一多路选择器实现
01BE1E00 11E0 EEO IS ID 1D3}2S2D 2D IS IDo.ID: 2S 2D.. 2D, IQ 2Q IQ 2Q E E E S IDo ID3: 2S 2D 2D A 1Q 2Q E DC BA 0101 图235例2五变量函数 2021/2/23 作者:清华大学电子工程系罗 第115页
2021/2/23 作者：清华大学电子工程系罗 嵘 第115页 图2.35例2五变量函数 1Q A0 A1 1D0 1D3 2Q 1S … 2S 2D0 … 2D3 1Q A0 A1 1D0 1D3 2Q 1S … 2S 2D0 … 2D3 1Q A0 A1 1D0 1D3 2Q 1S … 2S 2D0 … 2D3 0 1 E E 1 E 0 0 1 1 E 0 E E E 0 DC BA L E 0 0 1 0 1 E E E
例3利用3线一8线译码器产生一组多输出逻辑函数 Z=AC+ABC +ABC Y=A, A, Ao=mo Y=A, AA=m4 Z=BC +ABC 1=A2A140=m1=42A14=m Z=A+ABC A241A0=m2Y6=A2A1A=m6 Z=ABC +BC+ABC EA2A A=m, Y,=A2A Ao=m, 译码器的逻辑表达式 Z1= ABC +ABC +ABC+ ABC m3 t m4 t ms + m6 Z2=ABC +ABC+ABC ∠1=m3·m4m5:m Em+ms+mA Z2=m1:m3m7 Z,= ABC+ABC+ABC +ABC +A BC =m3+m4+++m z3=m3,m4,m3m6·m7 Z=ABC +ABC+ABC+ABC 4mo.. m4. m Z m0+m2+m4+m 2021/223 作者:清华大学电子工程系罗 第116页
2021/2/23 作者：清华大学电子工程系罗 嵘 第116页 例3利用3线－8线译码器产生一组多输出逻辑函数 = + + = + = + = + + Z ABC BC ABC Z A ABC Z BC ABC Z AC ABC ABC 4 3 2 1 = = = = = = = = 3 2 1 0 3 7 2 1 0 7 2 2 1 0 2 6 2 1 0 6 1 2 1 0 1 5 2 1 0 5 0 2 1 0 0 4 2 1 0 4 Y A A A m Y A A A m Y A A A m Y A A A m Y A A A m Y A A A m Y A A A m Y A A A m ＝ ＝ ＝ ＝ ＝ ＝ ＝ ＝ 译码器的逻辑表达式 = + + + = + + + = + + + + = + + + + = + + = + + = + + + = + + + 0 2 4 7 4 3 4 5 6 7 3 1 3 7 2 3 4 5 6 1 m m m m Z ABC ABC ABC ABC m m m m m Z ABC ABC ABC ABC ABC m m m Z ABC ABC ABC m m m m Z ABC ABC ABC ABC = = = = 4 0 2 4 7 3 3 4 5 6 7 2 1 3 7 1 3 4 5 6 Z m m m m Z m m m m m Z m m m Z m m m m
Z3 Z1 YoYYYYy, r。Y 74LS138 A∠A1A S,SS 图236例3的电路图 CBA 2021/2/23 作者:清华大学电子工程系罗 第117页
2021/2/23 作者：清华大学电子工程系罗 嵘 第117页 图2.36例3的电路图 74LS138 A0 A1 A2 S1 S2 S3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 1 Z4 Z3 Z2 Z1
例4设计一个能将BCD代码转换为余3代码的代码转换器 表221常见的十进制代码 Y3 Y2 YYo 8.4BCD码余3码 DCBA YYY 0000 0011 0001 0100 0010 0101 C 3 SS 0011 0110 0100 四位全加器 0101 1000 0110 1001 A3 A,A, A3 A, AoC 0111 1010 1000 1011 1001 1100 D 10 函数表达式 YaYYiY=DCBA+0011 图237电路图 2021/2/23 作者:清华大学电子工程系罗 第118页
2021/2/23 作者：清华大学电子工程系罗 嵘 第118页 例4设计一个能将BCD代码转换为余3代码的代码转换器 表 2.21 常见的十进制代码 8.4.2.1BCD 码 DCBA 余 3 码 Y3Y2Y1Y0 0000 0011 0001 0100 0010 0101 0011 0110 0100 0111 0101 1000 0110 1001 0111 1010 1000 1011 1001 1100 函数表达式 Y3Y2Y1Y0=DCBA+0011 图2.37电路图 四位全加器 C0 C B A 1 A3 A2 A1 A0 A3 A2 A1 A0 0 0 C4 S3 S2 S1 S0 Y3 Y2 Y1 Y0 D
