第二章组合逻辑电路 级联 22 G YY YYY EX Y AAA A, A4 AAA AA44。A1A2A1414A5 图24用两片74LS148组成的16线-4线编码 2021/23作者:清华大学电子程系罗嵘 第55页
2021/2/23 作者：清华大学电子工程系罗嵘 第55页 第二章 组合逻辑电路 Z0 Z1 Z2 Z3 G0 G1 G2 G3 YS (2) YEXS Y0 Y1 Y2 0 I 2 I 1 I 3 I 5 I 4 I 6 I 7 I A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10A11A12 A13A14A15 图2.4用两片74LS148组成的16线－4线编码 器 YS (1) YEXS Y0 Y1 Y2 0 I 2 I 1 I 3 I 5 I 4 I 6 I 7 I 级联
自 Y 图25二—十进制优先编码器(74LS147) 2021/223 作者:清华大学电子工程系罗嵘 第56页
2021/2/23 作者：清华大学电子工程系罗嵘 第56页 图2.5二－十进制优先编码器（74LS147） 9 I 2 I 1 I 3 I 5 I 4 I 6 I 7 I 8 I Y0 Y1 Y2 Y3 自学
=1l2l4l51+l3l4lk51+l、l。+1,l3l+1 自学产 =4+11+1+1逻辑函数表达式 2=11+11+1,+1 Y3=8+1 表23二一十进制优先编码器的真值表 输入 输出 ××××××××00 ×××「×× × 0 ×××××0 ×××××0 00 × ××0 × X×0 0 × 01 001 010101010 × 0 01 2021/2/23作者:清华大学电子工程系罗嵘 第57页
2021/2/23 作者：清华大学电子工程系罗嵘 第57页 + 3 8 9 2 4 8 9 5 8 9 6 8 9 7 8 9 1 2 4 5 8 9 3 4 5 8 9 6 8 9 7 8 9 0 1 2 4 6 8 9 3 4 6 8 9 5 6 8 9 7 8 9 9 Y I I Y I I I I I I I I I I I I Y I I I I I I I I I I I I I I I I Y I I I I I I I I I I I I I I I I I I I ＝ ＋ ＝ ＋ ＋ ＋ ＝ ＋ ＋ ＋ ＝ ＋ ＋ ＋ 表 2.3 二－十进制优先编码器的真值表 输入 输出 1 I 2 I 3 I 4 I 5 I 6 I 7 I 8 I 9 I Y 3 Y 2 Y1 Y 0 1 1 1 1 1 1 1 1 1 1 1 1 1 × × × × × × × × 0 0 1 1 0 × × × × × × × 0 1 0 1 1 1 × × × × × × 0 1 1 1 0 0 0 × × × × × 0 1 1 1 1 0 0 1 × × × × 0 1 1 1 1 1 0 1 0 × × × 0 1 1 1 1 1 1 0 1 1 × × 0 1 1 1 1 1 1 1 1 0 0 × 0 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 逻辑函数表达式 自学
译码器 YYYYY YYY 二进制译码器 G3 G4G5 Y=AA 0 Y=A A Y=444Jy.=4A4 Y=A,A,A.Y=A, A, A. Y=A,AA AAA S 逻辑函数表达式 SS Ao a A2 2—3 图2.6用与非门组成的3线-8线译码器 2021/2/23作者:清华大学电子工程系罗嵘 第58页
2021/2/23 作者：清华大学电子工程系罗嵘 第58页 译码器 二进制译码器 3 2 1 0 2 2 1 0 1 2 1 0 0 2 1 0 Y A A A Y A A A Y A A A Y A A A ＝ ＝ ＝ ＝ 7 2 1 0 6 2 1 0 5 2 1 0 4 2 1 0 Y A A A Y A A A Y A A A Y A A A ＝ ＝ ＝ ＝ 图2.6用与非门组成的3线－8线译码器 G0 G1 G2 G3 G4 G5 G6 G7 GS S S A0 A1 A2 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 S2 S3 逻辑函数表达式
表24三位二进制译码器的真值表 C R 输入 输出 (+10V) R 0000 0 10000 000 111100000 火火火×4 A Y 图27二极管译码器 图28译码器数据分配功能示意图 2021/223 作者:清华大学电子工程系罗嵘 第59页
2021/2/23 作者：清华大学电子工程系罗嵘 第59页 图2.7二极管译码器 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 VCC R R R R R R R R A2 A1 A0 A2 A1 A0 (+10V) Y3 Y0 Y2 Y1 Y7 Y4 Y6 Y5 S 图2.8译码器数据分配功能示意图 表 2.4 三位二进制译码器的真值表 输入 输出 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0
级联 ,工x YY, Y,Y3Y4Y2s Y26Y2 012 34567 01234567 74LS138(1) 74LS138(2) AA,A S S2 S3 A AA SSS D。D1D 图29用两片74LS138组成的4线一16线译码器 2021/223 作者:清华大学电子工程系罗嵘第60页
2021/2/23 作者：清华大学电子工程系罗嵘 第60页 图2.9用两片74LS138组成的4线－16线译码器 Y10Y11Y12Y13Y14Y15Y16Y17 Y20Y21Y22Y23Y24Y25Y26Y27 74LS138(1) A0 A1 A2 S1 S2 S3 0 1 2 3 4 5 6 7 74LS138(2) A0 A1 A2 S1 S2 S3 0 1 2 3 4 5 6 7 D0 D1 D2 D3 1 级联
S=1.S2=S3=D,S=D,S2=S1=0 8-5. S, 4, 4 Y=DD, DD Y=DDDD 120 Y=S S,S, 4,4 Y=D, D,D, Y =D, D, D,Do Y=SS,S,.=,DD, Do DDDD 引F=SS2S、44Y=DDDD Y=DDDD 23 0 Y=S, S,S,4,AA.Y=DD,D, DoY=DD,DD 到=SS4=DDD=DDDD Y=S, S,S, A,A, Ao Y=DDDD 16 Y2。=DD2DD LY=S, S,S, A,A,=DD,) Do LY=D, DD, Do 2021/2/23作者:清华大学电子工程系罗嵘 第61页
2021/2/23 作者：清华大学电子工程系罗嵘 第61页 7 1 2 3 2 1 0 6 1 2 3 2 1 0 5 1 2 3 2 1 0 4 1 2 3 2 1 0 3 1 2 3 2 1 0 2 1 2 3 2 1 0 1 1 2 3 2 1 0 0 1 2 3 2 1 0 Y S S S A A A Y S S S A A A Y S S S A A A Y S S S A A A Y S S S A A A Y S S S A A A Y S S S A A A Y S S S A A A ＝ ＝ ＝ ＝ ＝ ＝ ＝ ＝ = = = 1 7 3 2 1 0 1 6 3 2 1 0 1 5 3 2 1 0 1 4 3 2 1 0 1 3 3 2 1 0 1 2 3 2 1 0 1 1 3 2 1 0 1 0 3 2 1 0 1 2 3 3 1, Y D D D D Y D D D D Y D D D D Y D D D D Y D D D D Y D D D D Y D D D D Y D D D D S S S D ＝ ＝ ＝ ＝ ＝ ＝ ＝ ＝ = = = 2 7 3 2 1 0 2 6 3 2 1 0 2 5 3 2 1 0 2 4 3 2 1 0 2 3 3 2 1 0 2 2 3 2 1 0 2 1 3 2 1 0 2 0 3 2 1 0 1 3 2 3 , 0 Y D D D D Y D D D D Y D D D D Y D D D D Y D D D D Y D D D D Y D D D D Y D D D D S D S S ＝ ＝ ＝ ＝ ＝ ＝ ＝ ＝
十进制译码器 自学 Y Yyy Yy A A A A 图210二一十进制译码器电路 2021223作者:清华大学电子工程系罗嵘 第62页
2021/2/23 作者：清华大学电子工程系罗嵘 第62页 图2.10二－十进制译码器电路 Y0 Y1 Y2 Y3 Y5 Y6 Y7 Y8 Y9 A0 A2 A3 Y4 A1 二－十进制译码器 自学
。=AA4A 表25一十进制译码器的真值表自学 输入 输出 A1AA[序号AAAA 2=AAAA10100 0 00 3=AA144P300 0 Y=AAAAL50 0 0 60 10 Y=AAA, 0 8 y。一AAAA 伪码 0000 Y=AA,A, 4 00 0 Y=A4, A i 10 9A A AA. 2021/2/23作者:清华大学电子工程系罗嵘 第63页
2021/2/23 作者：清华大学电子工程系罗嵘 第63页 9 3 2 1 0 8 3 2 1 0 7 3 2 1 0 6 3 2 1 0 5 3 2 1 0 4 3 2 1 0 3 3 2 1 0 2 3 2 1 0 1 3 2 1 0 0 3 2 1 0 Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A ＝ ＝ ＝ ＝ ＝ ＝ ＝ ＝ ＝ ＝ 表 2.5 二－十进制译码器的真值表 输入 输出 序号 A3 A2 A1 A0 Y 0 Y1 Y 2 Y 3 Y4 Y 5 Y 6 Y 7 Y 8 Y 9 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 2 0 0 1 0 1 1 0 1 1 1 1 1 1 1 3 0 0 1 1 1 1 1 0 1 1 1 1 1 1 4 0 1 0 0 1 1 1 1 0 1 1 1 1 1 5 0 1 0 1 1 1 1 1 1 0 1 1 1 1 6 0 1 1 0 1 1 1 1 1 1 0 1 1 1 7 0 1 1 1 1 1 1 1 1 1 1 0 1 1 8 1 0 0 0 1 1 1 1 1 1 1 1 0 1 9 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 伪码 1 1 1 1 1 1 1 1 1 1 1 1 1 1 自学
