触发器逻辑功能的转换 输入信号为双端的情况下,JK触发器的逻辑功能最为完善。 输入信号为单端的情况下,D触发器用起来最方便。 D→JK特性方程Q=D Q=JO"+KOT D=Jo"+KO K Qp4 Q CP Q J & D 转换电路 CP 2021/2/23 作者:清华大学电子工程系 第152页
2021/2/23 作者：清华大学电子工程系 罗嵘 第152页 •触发器逻辑功能的转换 输入信号为双端的情况下，JK触发器的逻辑功能最为完善。 输入信号为单端的情况下，D触发器用起来最方便。 Q D Q CP CP Q Q & & & & J K 转换电路 D→JK Q D n = +1 n n n Q = JQ + KQ +1 特性方程 n n D = JQ + KQ
D→T特性方程Om=D Q CP n+1 O Q D=Q CP T Q Q D→T cP D Q 特性方程 & Q=D Q=7"+7Q”转换电路 CP D=7Q"+7Q 2021/2/23 作者:清华大学电子工程系 第153页
2021/2/23 作者：清华大学电子工程系 罗嵘 第153页 Q D Q CP CP Q Q D→T Q D n = 特性方程 +1 n n Q = Q +1 n D = Q D→T Q D n = +1 特性方程 Q n+1 = TQ n +TQ n 转换电路 n n D = TQ + TQ Q D Q CP CP Q Q & & & & T
D→>RS 特性方程 & R +1 O"=D Q Q CP Q=S+RO D S D=S+RO RS=1, Q+=1 转换电路 CP JK→D 特性方程 D QFQ Qm=JQ”+KQ CP. ko o Q"=D=DO"+DO" CP J=D 转换电路 K=D 2021/2/23 作者:清华大学电子工程系 第154页
2021/2/23 作者：清华大学电子工程系 罗嵘 第154页 Q D Q CP CP Q Q & & & & S R 转换电路 D→RS Q D n = +1 特性方程 n n Q = S + RQ +1 n D = S + RQ RS=1，Qn+1=1 JK→D n n n Q = D = DQ + DQ +1 特性方程 n n n Q = JQ + KQ +1 K D J D = = Q Q J K CP Q Q D CP 转换电路
JK→T JK→T JK-RS 特性方程 特性方程 特性方程 Q=JQ"+KO Q=JQ"+KO Q=J0"+KO 0=T2"+TO Q"=Q 0=S+RO J=T J=1 SR=0(约束条件) K=T J=S K=1 K=SR=R T Q C CP S O K K ED CP R K CP CP CP 各种触发器的逻辑符号见教材第93~94页 2021/2/23 作者:清华大学电子工程系 第155页
2021/2/23 作者：清华大学电子工程系 罗嵘 第155页 JK→T 特性方程 n n Q = Q +1 JK→RS 特性方程 n n n Q = JQ + KQ +1 K SR R J S = = = n n n Q = JQ + KQ +1 JK→T n n n Q = JQ + KQ +1 0( ) 1 = 约束条件 = + + SR Q S RQ n n n n n Q = TQ +TQ +1 Q Q J K CP Q Q CP S R 1 1 = = K J K T J T = = 特性方程 Q Q J K CP Q Q CP T Q Q J K CP Q Q CP 1 各种触发器的逻辑符号见教材第93～94页
各种触发器的开关特性 *若要基本RS触发器可靠地翻转,R=1或S=1的时间应大于2倍的门的 传输延时tp *同步RS触发器会出现空翻现象,主从、边沿触发器克服了空翻问题 *时钟脉冲宽度不能太窄,必须保证触发器能够可靠地翻转 *直接置0、1脉冲的脉宽不可太窄,以确保可靠地置0或置1 *一些触发器的翻转时刻对应于时钟脉冲的上升沿,而另一些对应于下 降沿,由触发器内部的电路结构决定 *抗干扰能力的比较 品主从型触发器在时钟脉冲为1期间,不允许输入信号改变(主从 型D触发器除外),其抗干扰能力差 品维持阻塞型触发器要求在建立时间开始到保持时间结束期间,输 入信号不发生变化,而它的建立和保持时间是较短的,故其抗干扰 能力较主从型的要好 a某些边沿触发器仅在时钟脉冲触发沿之前的建立时间内,不允许 输入信号改变,其抗干扰性最好 2021/2/23 作者:清华大学电子工程系 第156页
2021/2/23 作者：清华大学电子工程系 罗嵘 第156页 •各种触发器的开关特性 若要基本RS触发器可靠地翻转，R＝1或S＝1的时间应大于2倍的门的 传输延时tpd 同步RS触发器会出现空翻现象，主从、边沿触发器克服了空翻问题 时钟脉冲宽度不能太窄，必须保证触发器能够可靠地翻转 直接置0、1脉冲的脉宽不可太窄，以确保可靠地置0或置1 一些触发器的翻转时刻对应于时钟脉冲的上升沿，而另一些对应于下 降沿，由触发器内部的电路结构决定 抗干扰能力的比较 主从型触发器在时钟脉冲为1期间，不允许输入信号改变（主从 型D触发器除外），其抗干扰能力差 维持阻塞型触发器要求在建立时间开始到保持时间结束期间，输 入信号不发生变化，而它的建立和保持时间是较短的，故其抗干扰 能力较主从型的要好 某些边沿触发器仅在时钟脉冲触发沿之前的建立时间内，不允许 输入信号改变，其抗干扰性最好
