当前位置:高等教育资讯网  >  中国高校课件下载中心  >  大学文库  >  浏览文档

清华大学:《逻辑设计与数字系统》课程教学资源(PPT课件)边沿触发器的电路结构、动作特点(3-2)

资源类别:文库,文档格式:PPT,文档页数:15,文件大小:385.5KB,团购合买
一、提高触发器的工作可靠性, 二、增强抗干扰能力,
点击下载完整版文档(PPT)

边沿触发器的电路结构、动作特点 提高触发器的工作可靠性, 增强抗干扰能力, 希望触发器的次态仅仅取决于CP下降沿或上升沿到达 时刻输入信号的状态,而在此之前和之后输入状态的 变化对触发器的状态没有影响。 2021/2/23 作者:清华大学电子工程系罗嵘 第137页

2021/2/23 作者:清华大学电子工程系罗嵘 第137页 •边沿触发器的电路结构、动作特点 提高触发器的工作可靠性, 增强抗干扰能力, 希望触发器的次态仅仅取决于CP下降沿或上升沿到达 时刻输入信号的状态,而在此之前和之后输入状态的 变化对触发器的状态没有影响

S 维持阻塞触发器 G1,G2G3和G4是一个同步RS触发器 置1维持线 G5和G3,G和G4是基本RS触发器 S & e/G IQ CP G &g 2 4 R L2 当CP从低电平变成高电平,和R 的信号将存入两个基本RS触发 置0维持线 器中,一旦输入信号消失,S和 L G R R'的状态维持不变 图3.10维持阻塞结构的RS触发器(1) 2021/2/23 作者:清华大学电子工程系罗嵘 第138页

2021/2/23 作者:清华大学电子工程系罗嵘 第138页 图3.10维持阻塞结构的RS触发器(1) 当CP从低电平变成高电平,和 的信号将存入两个基本RS触发 器中,一旦输入信号消失,S 和 R的状态维持不变 S R & & Q Q G1 G2 G3 G4 CP & & & G6 & G5 S R R’ S ’ 置1维持线 置0维持线 L1 L2 • 维持阻塞触发器 G1 ,G2 ,G3和G4是一个同步RS触发器 G5和G3,G6和G4是基本RS触发器

G &05 置1维持线 &3 &gQ CP=1时,若先是S=0R=1 随后是S=1R=0则G3和G5 CP G4和G组成的两个基本RS触 发器可能先后被置成S=1和 &G4 &2QR的状态,而对于G1~G 组成的同步RS触发器,不允 R JL2 许出现同时为1的状态,因此 增加了L1和L2两根连线,将 置0维持线 G3和G接成了基本RS触发器 &6 R 当S=1和R=1时,G3和G4的 输出保持原状态不变。 图3.10维持阻塞结构的RS触发器(2) 2021/2/23 作者:清华大学电子工程系罗嵘 第139页

2021/2/23 作者:清华大学电子工程系罗嵘 第139页 图3.10维持阻塞结构的RS触发器(2) & & Q Q G1 G2 G3 G4 CP & & & G6 & G5 S R R’ S ’ 置1维持线 置0维持线 L1 L2 CP=1时,若先是 随后是 则G3和G5, G4和G6组成的两个基本RS触 发器可能先后被置成S  =1和 R=1的状态,而对于G1 ~G4 组成的同步RS触发器,不允 许出现同时为1的状态,因此 增加了L1和L2两根连线,将 G3和G4接成了基本RS触发器, 当S  =1和R=1时,G3和G4的 输出保持原状态不变。 S = 0 R =1 S = 1 R = 0

CP=0→1时,S=0R=1,G3输 S s01 0 出低电平,将Q置1,同时通过L1 这条线将G封锁,阻止G4再输出 低电平,以避免将触发器置0,故 S &310称1为置0阻塞线(带下划线) & 001 CP 0 L2 0→1 &G4 G2,Q19 J01 R CP=0→1时,S=1R=0,G输出低电 平,将Q置0,同时通过I2这条线将G3封 G 锁,阻止G3再输出低电平,以避免将触发 o d 器置1,故称L2为置1阻塞线(斜体) 1 10 图310维持阻塞结构的RS触发器(3) 2021/2/23 作者:清华大学电子工程系罗嵘 第140页

2021/2/23 作者:清华大学电子工程系罗嵘 第140页 图3.10维持阻塞结构的RS触发器(3) 1 1 0 1 0 0 1 0 1 CP=0→1时, ,G3输 出低电平,将Q置1,同时通过L1 这条线将G4封锁,阻止G4再输出 低电平,以避免将触发器置0,故 称L1为置0阻塞线(带下划线) S = 0 R =1 1 0 0 1 0 1 0 1 1 0 0→1 0→1 CP=0→1时, ,G4输出低电 平,将Q置0,同时通过L2这条线将G3封 锁,阻止G3再输出低电平,以避免将触发 器置1,故称L2为置1阻塞线(斜体) S = 1 R = 0 & & Q Q G1 G2 G3 G4 CP & & & G6 & G5 S R R’ S ’ L1 L2

CP S R Q 图311维持阻塞结构的RS触发器波形图 2021/2/23 作者:清华大学电子工程系罗嵘 第141页

2021/2/23 作者:清华大学电子工程系罗嵘 第141页 图3.11维持阻塞结构的RS触发器波形图 0 0 0 Q 0 0 CP t1 t2 S R Q

当CP从低电平变成高电平, S G & J5 D=1,S′=1,R′=0,触发器被置1; D=0,S′=0,R=1,触发器被置0 R G & G Q CP &G4 R G D 图3.12维持阻塞结构的D触发器(减少信号传输线的数目) 2021/223 作者:清华大学电子工程系罗嵘 第142页

2021/2/23 作者:清华大学电子工程系罗嵘 第142页 图3.12维持阻塞结构的D触发器(减少信号传输线的数目) 当CP从低电平变成高电平, D=1,S  =1,R=0,触发器被置1; D=0, S  =0,R=1,触发器被置0。 & & Q Q G1 G2 G3 G4 CP & & & G6 & G5 Sd Rd R’ S ’ D

异步置位端S和异步复位端R(P 无论CP处于高或低电平, 只要在异步置(复)位端 D 加入低电平信号就将触发 器置1(0) 表35D触发器功能表 O CPDo n+1 说明 0 0 置0 图3.13维持阻塞D触发器的波形图 2021/2/23 作者:清华大学电子工程系罗嵘 第143页

2021/2/23 作者:清华大学电子工程系罗嵘 第143页 0 D Q 0 0 CP 图3.13维持阻塞D触发器的波形图 表 3.5D 触发器功能表 CP D n Q n+1 说明 0 0 置 0 1 1 置 1 异步置位端 d 和异步复位端 Rd S 无论CP处于高或低电平, 只要在异步置(复)位端 加入低电平信号就将触发 器置1(0)

°利用传输延迟时间的边沿触发器 利用门电路的传输延迟时间 B 与或非门 G &≥1 G1和G2组 成基本RS & G Q 触发器, P G3和G4为 CP A 输入控制 门,其传 K P4′ G &21 输延迟时 4 Q 间大于基 本RS触发 1 B′ 器的翻转 时间。 图3.14用传输延迟时间的边沿触发器(1) 2021/2/23 作者:清华大学电子工程系罗嵘 第144页

2021/2/23 作者:清华大学电子工程系罗嵘 第144页 •利用传输延迟时间的边沿触发器 利用门电路的传输延迟时间 图3.14利用传输延迟时间的边沿触发器(1) K J CP Q Q G1 G2 & & G3 G4 & 1 & 1 P P A B A B 与 或 非 门 G1 和 G2 组 成基本 RS 触 发 器 , G3 和 G4 为 输 入 控 制 门 , 其 传 输 延 迟 时 间 大 于 基 本 RS 触 发 器 的 翻 转 时间

设初始触发器状态为0,CP=0时,门B,B′,G3,G被封锁,P=P=1, 门A、A打开,基本RS触发器的状态通过A、A保持; CP=1时,门B,B′首先解除封锁,状态通过B、B继续保持。 若J=1,K=0,则经过G3 B G4的传输,P=0,门A被 G 禁止,而Q=0,门A被 禁止,不影响基本RS触 &G3 Q发器的状态;当CP下降 P 沿到达时,门B,B′首 CP A 先被封锁,但由于G3, DIA G4的传输延迟时间,P K& P的电平不会立即改变。 G &|1 4 9间里,门A、B将各有 个输入端为低电平,使 B Q=1,并经过A使O=0 图3.14利用传输延迟时间的边沿触发器(2) 2021/2/23 作者:清华大学电子工程系罗嵘 第145页

2021/2/23 作者:清华大学电子工程系罗嵘 第145页 图3.14利用传输延迟时间的边沿触发器(2) G1 K J CP Q Q G2 & & G3 G4 & 1 & 1 P P A B A B 设初始触发器状态为0,CP=0时,门B,B ,G3,G4被封锁,P=P=1, 门A、A打开,基本RS触发器的状态通过A、A保持; Q = 0 若J=1,K=0,则经过G3, G4的传输,P=0,门A被 禁止,而Q=0,门A被 禁止,不影响基本RS触 发器的状态;当CP下降 沿到达时,门B,B 首 先被封锁,但由于G3, G4的传输延迟时间, P、 P的电平不会立即改变。 因此,在一个很短的时 间里,门A、B将各有一 个输入端为低电平,使 Q=1,并经过A使 CP=1时,门B,B首先解除封锁,状态通过B、B继续保持

表3.6边沿JK触发器功能表 CPJKQ 说明 0 置 置0 000保持 2计数翻转 其它任意 Q 保持 与主从JK触发器的区别在于对CP的要求不同 动作特点:触发器的次态仅取决于CP信号的上升沿或下降沿到达时输 入端的逻辑状态,而在此之前或以后,输入信号的变化对触发器的状 态没有影响。 优点:这种动作特点有效地提高了触发器电路的抗干扰能力,从而提 高了电路的工作可靠性。 2021/2/23 作者:清华大学电子工程系罗嵘 第146页

2021/2/23 作者:清华大学电子工程系罗嵘 第146页 动作特点:触发器的次态仅取决于CP信号的上升沿或下降沿到达时输 入端的逻辑状态,而在此之前或以后,输入信号的变化对触发器的状 态没有影响。 表 3.6 边沿 JK 触发器功能表 CP J n K n Q n+1 说明 1 0 1 置 1 0 1 0 置 0 0 0 Q n 保持 1 1 n Q 计数翻转 其它 任意 Q n 保持 优点:这种动作特点有效地提高了触发器电路的抗干扰能力,从而提 高了电路的工作可靠性。 与主从JK触发器的区别在于对CP的要求不同

点击下载完整版文档(PPT)VIP每日下载上限内不扣除下载券和下载次数;
按次数下载不扣除下载券;
24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
共15页,试读已结束,阅读完整版请下载
相关文档

关于我们|帮助中心|下载说明|相关软件|意见反馈|联系我们

Copyright © 2008-现在 cucdc.com 高等教育资讯网 版权所有