组合逻辑电路的竞争和冒险 竞争和冒险(险象) DlH 2 A 50% AI pLH = (a)非门 50% (b)波形图 图238传输延时 2021/2/23 作者:清华大学电子工程系 第119页
2021/2/23 作者：清华大学电子工程系 罗嵘 第119页 2 pHL pLH pd t t t + = 组合逻辑电路的竞争和冒险 竞争和冒险（险象） A L 1 (a)非门 (b)波形图 A 50% L 50% tpHL tpLH 图2.38传输延时
≥1L=A+B+A A 1 B\ A L=A+A=O 2 图239两级或非门电路 A t2: ty t4 t,+t tt t +2t 图2.4波形图=0) 当一个门的输入有两个或两个以上变量发生改变时,由于这些变量 (信号)是经过不同路径产生的,使得它们状态改变的时刻有先有 后,这种时差引起的现象称为竞争。 2021/2/23 作者:清华大学电子工程系 第120页
2021/2/23 作者：清华大学电子工程系 罗嵘 第120页 图2.39两级或非门电路 图2.40波形图(B=0) t2＋2tpd A A L t2 t1 t3 t4 t2＋tpd tpd 当一个门的输入有两个或两个以上变量发生改变时，由于这些变量 （信号）是经过不同路径产生的，使得它们状态改变的时刻有先有 后，这种时差引起的现象称为竞争。 1 A B 1 1 2 L = A+ B＋A L = A＋A = 0 B=0 A
竞争的结果若导致复险(险象)发生(如上例中的毛刺),并造成 错误的后果,则称这种竞争为界竞争;竞争的结果不导致冒险发 生(如上例中的t1,t时刻,没有毛刺),或虽有冒险发生,但不影 响系统的工作,则称这种竞争为脸界竞争 险象的类型 从险象的波形上,可分为静态和动态险象 输入信号变化前后,输出的稳态值是一样的,但在输入信号变化时, 输出产生了毛刺,这种险象称为静态险象。若输出的稳态值为0,出现 了正的尖脉冲毛刺,则称为静态0险象;若输出稳态值为1,出现了负 的尖脉冲毛刺,则称为静态险象 输入信号变化前后,输出的稳态值不同,并在边沿处出现了毛刺,称 为动态险象 由1变0由0变1 静态0险象静态1险象 动态险象 2021/223 作者:清华大学电子工程系 第121页
2021/2/23 作者：清华大学电子工程系 罗嵘 第121页 竞争的结果若导致冒险（险象）发生（如上例中的毛刺），并造成 错误的后果，则称这种竞争为临界竞争；竞争的结果不导致冒险发 生（如上例中的t1，t3时刻，没有毛刺），或虽有冒险发生，但不影 响系统的工作，则称这种竞争为非临界竞争。 险象的类型 从险象的波形上，可分为静态和动态险象 输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时， 输出产生了毛刺，这种险象称为静态险象。若输出的稳态值为0，出现 了正的尖脉冲毛刺，则称为静态0险象；若输出稳态值为1，出现了负 的尖脉冲毛刺，则称为静态1险象。 输入信号变化前后，输出的稳态值不同，并在边沿处出现了毛刺，称 为动态险象 0 0 1 1 1 0 静态0险象 静态1险象 由1变0 由0变1 动态险象
D A E & B L ADEFG B=1,C=1 &G C L 动态险象举例 从引起险象的具体原因上,险象分为函数险象(亦称功能险象)和逻 舞险象。函数险象是逻辑函数本身所固有的;当多个输入变量发生变 化时,常常会发生逻辑险象。 A A B L B L 函数险象举例 2021/2/23 作者:清华大学电子工程系 第122页
2021/2/23 作者：清华大学电子工程系 罗嵘 第122页 A B L C D E F G & & 1 & 1 动态险象举例 A D L E F G B=1，C=1 A L & B A B L tpd 函数险象举例 从引起险象的具体原因上，险象分为函数险象（亦称功能险象）和逻 辑险象。函数险象是逻辑函数本身所固有的；当多个输入变量发生变 化时，常常会发生逻辑险象
险象的消除 代数法:图239中有静态0险象L=A.A 下例有静态1险象 AB & A ID B D & & & C D=AB+AC+BC D=AB+AC & B=C=1 B=C=1 D=A+A D=A+A+=1 有险象的电路 无险象的电路 2021/2/23 作者:清华大学电子工程系 第123页
2021/2/23 作者：清华大学电子工程系 罗嵘 第123页 险象的消除 代数法：图2.39中有静态0险象 有险象的电路 无险象的电路 D＝AB＋AC A B C & & & 1 D A B C & & 1 & & D D＝A＋A B=C=1 D＝AB＋AC＋BC D＝A＋A＋1=1 B=C=1 下例有静态1险象 L＝A A
BC0001|1110 BCo0011110 卡诺图法 0 100 D=ABAC D=AB+AC+BC 有相接的卡诺图 加搭接块的卡诺图 利用取样脉冲克服险象 取样脉冲 AB & A二 D B & &p &L c C D 取样脉冲 L「 2021/2123 作者:清华大学电子工程系 第124页
2021/2/23 作者：清华大学电子工程系 罗嵘 第124页 利用取样脉冲克服险象 A B L C D 1 1 取样脉冲 取样脉冲 A B C & & & 1 L & D 有相接的卡诺图 加搭接块的卡诺图 BC A 0 0 0 1 1 1 1 0 0 0 1 1 0 1 0 0 1 1 BC A 0 0 0 1 1 1 1 0 0 0 1 1 0 1 0 0 1 1 C D＝AB＋AC＋BC D＝AB＋A 卡诺图法