第8章触发器与时序逻辑电路 学习要点 掌握各种B触发器、J触发器和D触发器 的逻辑功能 握时序逻辑电路的分析方法,能熟练分 析号存器、计数器等常用时序逻楫电路 理解数码岢存器、移位存器、二进制计 教器和十进制计教器的二作原理 理解555定时器的工作原理和逻辑功能 理解由555定时器组成的单稳态触发器和 元稳态触发器的工作原理
第8章 触发器与时序逻辑电路 学习要点 •掌握各种RS触发器、JK触发器和D触发器 的逻辑功能 •掌握时序逻辑电路的分析方法，能熟练分 析寄存器、计数器等常用时序逻辑电路 •理解数码寄存器、移位寄存器、二进制计 数器和十进制计数器的工作原理 •理解555定时器的工作原理和逻辑功能 •理解由555定时器组成的单稳态触发器和 无稳态触发器的工作原理
第8章触发器与时序逻辑电路 81双稳态触发器 82寄存器 83计数器 84脉冲信号的产生与整形
第8章 触发器与时序逻辑电路 8.1 双稳态触发器 8.2 寄存器 8.3 计数器 8.4 脉冲信号的产生与整形
81双稳态触发器 触发器是构成时序逻辑电路的基本逻辑部件 它有两个稳定的状态:0状态和状态; 在不同的输入情况下,它可以被置成0状 态或1状态; 当输入信号消失后,所置成的状态能够保 持不变。 所以,触发器可以记忆1位二值信号。根据逻 辑功能的不同,触发器可以分为RS触发器、 D触发器、JK触发器、T和T'触发器;按照 构形式的不同,又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器
触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状 态或1状态； 当输入信号消失后，所置成的状态能够保 持不变。 所以，触发器可以记忆1位二值信号。根据逻 辑功能的不同，触发器可以分为RS触发器、 D触发器、JK触发器、T和T´触发器；按照结 构形式的不同，又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器。 8.1 双稳态触发器
811RS触发器 1、甚本Rs触发翳 信号输出端,Q=0、Q=1的状态称0 状态,Q=1、Q=0的状态称1状态, 电路组成和遇 O 辑符 R 屯路组成 (b)逻辑符号 信号输入端,低电平有效
& & Q Q Q Q (a) 电路组成 (b) 逻辑符号 S D RD S D RD 8.1.1 RS触发器 电 路 组 成 和 逻 辑 符 号 信号输入端，低电平有效。 信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态， 1、基本RS触发器
工作原理 Q 0 R 0 0 (1)Rb=0、SD=1。由于R=0,不论Q为0还是 1,都有Q=1;再由SD=1、Q=1可得Q=0。即不论触 发器原来处于什么状态都将变成0状态,这种情况称将触 发器置0或复位。由于是在R端加输入信号(负脉冲)将 触发器置0,所以把R端称为舳发器的置0端或复位端
RD S D Q & & Q Q S D RD 工作原理 1 0 0 1 0 1 0 （1） RD = 0 、 SD =1。由于 RD = 0 ，不论 Q 为 0 还 是 1，都有Q = 1；再由 SD =1 、Q = 1可 得Q = 0 。即不论触 发器原来处于什么状态都将变成 0 状态，这种情况称将触 发器置 0 或复位。由于是在RD 端加输入信号（负脉冲）将 触发器置 0，所以把 RD 端称为触发器的置 0 端或复位端
R D D 0 0 & 0 (2)RD=1、Sp=0。由于Sp=0,不论Q为0还是 1,都有Q=1:再由Rp=1、Q=1可得Q=0。即不论触 发器原来处于什么状态都将变成1状态,这种情况称将触 发器置1或置位。由于是在S端加输入信号(负脉冲)将 触发器置1,所以把S端称为触发器的置1端或置位端
& & Q Q S D 0 RD 1 1 0 R D S D Q 0 1 0 1 0 1 （2） RD =1 、 SD = 0 。由于 SD = 0 ，不论 Q 为 0 还 是 1，都有Q = 1；再由 RD =1 、Q = 1可得Q = 0 。即不论触 发器原来处于什么状态都将变成 1 状态，这种情况称将触 发器置 1 或置位。由于是在 S D 端加输入信号（负脉冲）将 触发器置 1，所以把 S D 端称为触发器的置 1 端或置位端
0 0 0 0 不变 (3)RD=1、SD=1。根据与非门的逻辑功能不难推 知,当R=1、SD=1时,触发器保持原有状态不变, 即原来的状态被触发器存储起来,这体现了触发器具有 记忆能力
R D S D Q 0 1 0 & & 1 0 1 Q Q S D 1 1 RD 1 0 1 1 不变 0 1 （3） RD =1 、 SD =1 。根据与非门的逻辑功能不难推 知，当 R D =1、 S D =1时，触发器保持原有状态不变， 即原来的状态被触发器存储起来，这体现了触发器具有 记忆能力
Q R 0 0 0 不变 0 0第[00不定 (4)Rb=0、SD=0。这种情况下两个与非门的输出端Q 和Q全为1,不符合触发器的逻辑关系。并且由于与非门延 迟时间不可能完全相等,在两输入端的0信号同时撤除后, 将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况,这就是基本RS触发器的约束条件
& & Q Q S D 0 RD 0 1 1 0 0 不定 ？ R D S D Q 0 1 0 1 0 1 1 1 不变 （4） RD = 0 、 SD = 0 。这种情况下两个与非门的输出端 Q 和Q 全为 1，不符合触发器的逻辑关系。并且由于与非门延 迟时间不可能完全相等，在两输入端的 0 信号同时撤除后， 将不能确定触发器是处于 1 状态还是 0 状态。所以触发器不 允许出现这种情况，这就是基本 R S 触发器的约束条件
R D D O 功能 功能 不定不允许 置O 置1 不变 保持 基本RS触发器的特点 (1)触发器的次态不仅与输入信号状态有关,而且与触 发器原来的状态有关。 (2)电路具有两个稳定状态,在无外来触发信号作用时, 电路将保持原状态不变。 (3)在外加触发信号有效时,电路可以触发翻转,实现 置0或置1。 (4)在稳定状态下两个输出端的状态和必须是互补关系, 即有约束条件
功 能 表 RD S D Q 功能 0 0 0 1 1 0 1 1 不定 0 1 不变 不允许 置 0 置 1 保持 基本RS触发器的特点 （1）触发器的次态不仅与输入信号状态有关，而且与触 发器原来的状态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时， 电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现 置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系， 即有约束条件
2、同步Rs触发器 G1& RD 3& &|(4 PDSC RRD R (a)电路构成 (b)逻辑符号 C=0时,触发器保持原来状态不变 C=1时,工作情况与基本RS触发器相同
Q Q S D RD G1 G2 G3 G & 4 S C R (a) 电路构成 Q Q (b) 逻辑符号 & & & S D S C R RD C＝0时，触发器保持原来状态不变。 C＝1时，工作情况与基本RS触发器相同。 2、同步RS触发器
