Process Statement All the Process Statement is executed in parallel Within the Process Statement, the coding is execute in sequential Process Statement is : OUTPUT depends on INPUT with Sensitivity List to control the event happen

一、COMPONENT语句 二、COMPONENT_INSTANT语句

第三章组合逻辑电路 3.1概述 3.2组合逻辑电路分析基础 3.3组合逻辑电路设计基础 3.4几种常用的组合逻辑组件 3.5利用中规模组件设计组合电路

EDA（Electronic Design Automation） ASIC（Application Specific Integrated Circuit） FPGA（Field Programmable Gate-Array） CPLD（Complex Programmable Logic Device） SOC（System On a Chip） IP（Intellectual Property） ISP（In-System Programmable ）

一个简单频率计的设计（带BCD计数器、LED 七段码显示控制） 频率计的基本原理：将输入信号频率与基准时钟 频率进行比较

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

TEXTIO是文本输入输出包集合,该 包中含有对文本文件进行读写的过 程和函数。 输入输出的文本文件均为ASCII码 文件。 TEXTIO按行对文件处理，以回车、 换行符作为行结束

1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的 HDL编辑环境。通常VHDL文件保存为.vhd文件 2.功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑 功能是否正确（也叫前仿真，对简单的设计可以跳过这一步， 只在布线完成以后，进行时序仿真）

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

数字集成电路的发展 自 20 世纪 60 年代以来遵循摩尔定律，每 1.5 年集成度与速度提高一倍。 从简单的门电路到复杂的数字系统，系统复杂程度急剧提高