第八章8.2-8.2.2常用DA电路 82.2权电流型 d/a Do D,g D2?R 1.分析 D2=1,S接通反相输入端 D2=0,S接通同相输入端 16 D3+-D,+一D+-1 D,=1∑D,x 4 R,i=∑D 2.特点: (1)共性:开关支路电流与权成正比,电流相加 (2)不同:产生支路电流的方法不同 (3)优点:速度快;恒流源,对开关要求低; 8223权电容网络Dss 1.分析: D2=1,S接ⅤREF D=0,S接地 工作前,S闭合,S~S接地 工作开始,S断开,D→S1 DD. DD 图8.2.8权电容网络DAG D。=1 e=v(+C D,=1g=C+C++c)+(,-m) D,=1Q=v(+C+ 十(p D:=1Q=v(+1+ )+(v。-VREF)C=0 最加(t2+n++2·立2
1 1 清华大学电子工程系李冬梅 8.2.2.2 权电流型D/A 1. 分析： 2. 特点： (1)共性：开关支路电流与权成正比，电流相加 (2)不同：产生支路电流的方法不同； (3)优点：速度快；恒流源，对开关要求低； D0 D1 D2 D3 S0 S1 S2 S3 ＋ - A RF vO i -VREF 16 1 8 1 4 1 2 I I 1I I i’ Di =1, Si 接通反相输入端 Di =0, Si 接通同相输入端 i i Di I D I DI DI DI i 2 2 4 8 16 2 3 0 3 2 1 0 4 = + + + = ∑ × = i i i F O F D IR v R i 2 2 3 0 4 = = ∑ × = i I i I I I I i = + + + − = − ) − 2 1 ) (1 2 4 8 16 ( 4 ' 第八章-8.2- 8.2.2 常用D/A电路 2 清华大学电子工程系李冬梅 8.2.2.3 权电容网络D/A Di =1, Si 接VREF Di =0, Si 接地 工作前，S’闭合，S0 ~ S3接地 工作开始，S’断开, Di → Si D0 =1 0 8 ) ( ) 8 2 4 = ( + + + + − = C v V C C C C Q v o o REF D1 =1 0 4 ) ( ) 8 2 8 = ( + + + + − = C v V C C C C Q v o o REF D2 =1 0 2 ) ( ) 8 4 8 = ( + + + + − = C v V C C C C Q vo o REF D3=1 ) ( ) 0 8 2 4 8 = ( + + + + v − V C = C C C C Q v o o REF 16 REF o V v = 8 REF o V v = 4 REF o V v = 2 REF o V v = 叠加 i i i REF REF REF REF REF o D V D V D V D V D V v 2 16 8 4 2 2 3 0 0 1 2 3 4 = + + + = ∑ ⋅ = 1. 分析： 第八章-8.2- 8.2.2 常用D/A电路 C 2 C 4 C 8 C 8 C CL＝ S3 D3 D2 D1 D0 S2 S1 S0 S' VREF vO 图8.2.8 权电容网络DAC
C-LC.IeC 8223权电容网络Ds 1.分析 D2=1,S接vREF =0,S接地 工作前,S闭合,S~S接地 工作开始,S断开,D→S1 图8.2.8权电容网络DAG p,-s+c++分2.特点:(与电阻型相比 C+c(面积小 D-1=+C+2+84(2)精度易于保证 D2-1Q=、+CxC,C1(3)温度系数、电压系数、功耗 8均优于电阻网络。 D,=1Q=" +。)+(v。-REF)C=0 叠加 v=D+-。-D1+RD2+D、~V ∑D 第八章8.2D/A转换器 823集成DA举例(5G7520) 用于单极性DA图829 D2=,s接左侧 D2=0,S接右侧RbRb2R ∑D Dx2 R 2 6 REVREF 1 R ∑D, ∑D, R,=0
2 3 清华大学电子工程系李冬梅 8.2.2.3 权电容网络D/A Di =1, Si 接VREF Di =0, Si 接地 工作前，S’闭合，S0 ~ S3接地 工作开始，S’断开, Di → Si D0 =1 0 8 ) ( ) 8 2 4 = ( + + + + − = C v V C C C C Q v o o REF D1 =1 0 4 ) ( ) 8 2 8 = ( + + + + − = C v V C C C C Q v o o REF D2 =1 0 2 ) ( ) 8 4 8 = ( + + + + − = C v V C C C C Q vo o REF D3=1 ) ( ) 0 8 2 4 8 = ( + + + + v − V C = C C C C Q v o o REF 16 REF o V v = 8 REF o V v = 4 REF o V v = 2 REF o V v = 叠加 i i i REF REF REF REF REF o D V D V D V D V D V v 2 16 8 4 2 2 3 0 0 1 2 3 4 = + + + = ∑ ⋅ = 1. 分析： 第八章-8.2- 8.2.2 常用D/A电路 C 2 C 4 C 8 C 8 C CL＝ S3 D3 D2 D1 D0 S2 S1 S0 S' VREF vO 图8.2.8 权电容网络DAC 2. 特点：（与电阻型相比） (1) 面积小； (2) 精度易于保证； (3) 温度系数、电压系数、功耗 均优于电阻网络。 2. 特点：（与电阻型相比） (1) 面积小； (2) 精度易于保证； (3) 温度系数、电压系数、功耗 均优于电阻网络。 4 清华大学电子工程系李冬梅 8.2.3 集成D/A举例 (5G7520) . . . . . . . . . . . . R R R 2R 2R 2R 2R 2R S S7 S0 S9 8 D D7 D0 D9 8 R1 RF vO VDD VREF IREF i i’ A + _ 1 2 3 4 5 6 13 16 15 14 i i i REF i i i REF D R V D I i 2 2 1 2 2 9 0 10 9 0 10 = ⋅ × = × ∑ ∑ = = i i i REF i i i F REF o D V D R R V v 2 2 2 2 1 9 0 10 9 0 10 = − × = − ⋅ × ∑ ∑ = = Di =1, Si 接左侧 Di =0, Si 接右侧 R1=0 第八章-8.2 D/A转换器 用于单极性D/A 图8.2.9
大学电子工程 第八章模数转换器和数模转换器 83A/D变换器 直接AD 间接AD:A→T→DA→F→D 831A/D的主要技术参数 分辨率(输出数字量位数n表示) r转换精度 转换误差(实际输出与理想差别) 转换速度一转换时间(一次转换) 第八章8.3A/D变换器 832采样一保持电路 A→采样保持→量化编码→D 组成:开关、电容(保持)、缓冲放大 主要参数: (1)采集时间 (2)保持电压下降率 6
3 5 清华大学电子工程系李冬梅 8.3 A/D变换器 转换精度 转换速度－转换时间（一次转换） 分辨率（输出数字量位数 n 表示） 转换误差（实际输出与理想差别） 8.3.1 A/D的主要技术参数 直接A/D 间接A/D： A→T→D A→F→D 第八章 模数转换器和数模转换器 6 清华大学电子工程系李冬梅 8.3.2 采样－保持电路 vI vO vC S C+ _ A VL 组成：开关、电容（保持）、缓冲放大 主要参数： (1) 采集时间 (2) 保持电压下降率 第八章 8.3 A/D变换器 A→采样保持→量化编码→D
833直接AD变换器 13 8331并行AD 1.组成 (1)分压器(2)比较器 (3)寄存器(4)编码器 595 2.工作原理 D, D, D 编码逻辑电路 1533 5 0000 00…1101 15"F 寄存器 11…1111 83.3并行A0原理相图 833直接A/D变换器 8331并行 1.组成 (1)分压器(2)比较器 (3)寄存器(4)编码器 351595 2.工作原理 编码逻辑电 D. D. D Q, Q6 00..0000o1 15町00“01100 .特点 5553515 优点:速度快 寄存器 缺点:元件多(2-1)1 83.3并行AD原理相图
4 7 清华大学电子工程系李冬梅 8.3.3 直接A/D变换器 1．组成 (1)分压器 (2)比较器 (3)寄存器 (4)编码器 2．工作原理 VREF 15 1 0~ V VREF 15 3 ~ 15 1 V VREF 15 5 ~ 15 3 V VREF 15 15 ~ 15 13 . . . vI vC7 Q7 vC6 Q6 vC1 Q1 ... ... 0 0 0 1 0 0 0 1 0 1 1 1 0 0 1 1 . . . ... ... … ... D1 D2 D3 0 0 0 0 0 1 0 1 0 1 1 1 . . . 第八章 8.3 A/D变换器 8.3.3.1 并行A/D C7 C6 C5 ＋ - C4 C3 C2 C1 R R R R R R R R/2 VREF v1 VREF 15 13 VREF 15 11 VREF 15 9 VREF 15 7 VREF 15 5 VREF 15 3 VREF 15 1 CP 寄存器 编 码 逻 辑 电 路 Q7 Q6 Q5 Q4 Q3 Q2 Q1 D2 D1 D0 图8.3.3 并行ADC原理框图 ＋ - ＋ - ＋ - ＋ - ＋ - ＋ - 8 清华大学电子工程系李冬梅 8.3.3 直接A/D变换器 1．组成 (1)分压器 (2)比较器 (3)寄存器 (4)编码器 2．工作原理 VREF 15 1 0~ V VREF 15 3 ~ 15 1 V VREF 15 5 ~ 15 3 V VREF 15 15 ~ 15 13 . . . vI vC7 Q7 vC6 Q6 vC1 Q1 ... ... 0 0 0 1 0 0 0 1 0 1 1 1 0 0 1 1 . . . ... ... … ... D1 D2 D3 0 0 0 0 0 1 0 1 0 1 1 1 . . . 第八章 8.3 A/D变换器 8.3.3.1 并行A/D 3．特点 优点：速度快 缺点：元件多 (2n-1) 3．特点 优点：速度快 缺点：元件多 (2n-1) C7 C6 C5 ＋ - C4 C3 C2 C1 R R R R R R R R/2 VREF v1 VREF 15 13 VREF 15 11 VREF 15 9 VREF 15 7 VREF 15 5 VREF 15 3 VREF 15 1 CP 寄存器 编 码 逻 辑 电 路 Q7 Q6 Q5 Q4 Q3 Q2 Q1 D2 D1 D0 图8.3.3 并行ADC原理框图 ＋ - ＋ - ＋ - ＋ - ＋ - ＋ -
大学电子工程 第八章8.3-8.3.3直接AD变换器 833串并行AD(两步A)特点A 元件少;2(26-1) 速度下降不多 分段并行12位AD 较多用 EF°高6位 并行 D v, off adO CP.\ REF2 DAO 位 低6位存 保持减法器口并行F器 图8.3.4串并行AD0原理框图CP 9 第八章8.3-83.3直接AD变换器 8333逐次逼近AD 转换控制信号 (4)第二步: Dn2=1,D=*100.0 控制逻辑]-时钟 比较器 第n步:D。=1 寄存器清零 (3)第一步 控制逻辑将寄存器 DAC REF 最高位置1 Dn=1,D=100..0 图8.3.5逐次逼近式ADc的原理框图 经DA控制paEF=VaEp/2 与v比较:若vEF>1"=H→Dn=0 若vp<n→"c=L
5 9 清华大学电子工程系李冬梅 8.3.3.2 串并行A/D（两步A/D） 特点： 元件少；2(26-1) 速度下降不多; 较多用. 特点： 元件少；2(26-1) 速度下降不多; 较多用. 第八章 8.3 -8.3.3 直接A/D变换器 分段并行12位A/D: 高6位 并行 ADC DAC 保持 减法器 低6位 并行 ADC 12 位 寄 存 器 VREF1 CP1 v1 CP2 VREF2 D11 D10 D0 CP 图8.3.4串并行ADC原理框图 3 10 清华大学电子工程系李冬梅 8.3.3.3 逐次逼近A/D 1．组成 2．工作原理 (1) 转换前: 寄存器清零 D=0，v’REF= 0 (2) 转换信号到来 (3) 第一步： 控制逻辑将寄存器 最高位置1， Dn-1=1，D＝100…0 经D/A控制 v’REF=VREF / 2 与vI比较：若v’REF > vI ＋ - 控制逻辑 寄存器 DAC 时钟 Dn-1 Dn-2 D0 VREF v1 vC vREF 比较器 清零 转换控制信号 图8.3.5逐次逼近式ADC的原理框图 ’ vC = H 0 Dn−1 = 若v’REF < vI vC = L 1 Dn−1 = I VREF VREF v ~ 2 1 = I VREF v 2 1 = 0 ~ 第八章 8.3 -8.3.3 直接A/D变换器 (4) 第二步： Dn-2=1, D=*100..0 . . 第n步：D0=1
第八章8.3-8.3.3.3逐次逼近AD v1=12v 转换控制信号 0与23 >"控制逻辑]时钟 匕较器 寄存器}清零 D2 DAC 0!0000 8.3.5遝次近式ADc的原理框 特点: 00000 优点:元件少 缺点:速度慢(比较m次 适于速度低、精度高的电路 00001 第八章8.3-83.3直接AD变换器 8334电容加权网络AD CA C/8 C/16 Cn (数字信 号输出) 1.组成 2.工作原理 图8.3.75位电容加权网络ADC原理图 (1)采样阶段 S闭合,A点接地;S1S6接左侧,S接v →=0,v→C→地充电,电荷总量Q2Cn 上极板Q=-2Cn。各极板上电荷存储量分别为: Cv、-C12、-Cv14、-Cv1/8、-C1/16、-Cv1/6
6 11 清华大学电子工程系李冬梅 第八章 8.3 -8.3.3 .3 逐次逼近A/D t3 0 0 1 1 t2 t1 t0 ＋ - 控制逻辑 寄存器 DAC 时钟 Dn-1 Dn-2 D0 VREF v1 vC vREF 比较器 清零 转换控制信号 图8.3.5逐次逼近式ADC的原理框图 D ’ 2 0 t D1 0 t D0 0 t D3 0 t vI = 1.2V 0 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 1 t vREF/V 0 1 2 特点： 优点：元件少 缺点：速度慢（比较n次） 适于速度低、精度高的电路 特点： 优点：元件少 缺点：速度慢（比较n次） 适于速度低、精度高的电路 12 清华大学电子工程系李冬梅 8.3.3.4 电容加权网络A/D C S3 S2 S1 VREF ＋ C/2 C/4 C/8 C/16 － C/16 S4 S5 v0 控制 电路 S7 S6 v1 S8 （数字信 号输出） A vA 图8.3.7 5位电容加权网络ADC原理图 1．组成 2．工作原理 (1)采样阶段 S7闭合，A点接地；S1~S6接左侧，S8接vI →vA=0, vI →ΣC →地充电，电荷总量Q=2CvI 上极板Q= - 2CvI。各极板上电荷存储量分别为： - CvI、 - CvI /2、 - CvI /4、 - CvI /8、 - CvI /16、 - CvI /16、 第八章 8.3 -8.3.3 直接A/D变换器
大学电子工程 第八章8.3-8.3.34电容加权网络AD (数字信 号输出) REF 图8375位电容加权网络ADC原理图 (2)保持阶段 断开;S1S接地,S接 忽略比较器输入电流和电容的漏电流: 上极板Q保持 第八章8.3-8.3.34电容加权网络A/D 数字信 图8375位电容加权网络ADC原理图 (3)电荷重新分配阶段 ν4<0→v=H 上极板Q=-2Cv1电荷守恒 →D=1→S1不变 第一步:S1 L CC Q=C(A-VREF)+( D4=0→S1接地 +D-e 2
7 13 清华大学电子工程系李冬梅 C S3 S2 S1 VREF ＋ C/2 C/4 C/8 C/16 － C/16 S4 S5 v0 控制 电路 S7 S6 v1 S8 （数字信 号输出） A vA 图8.3.7 5位电容加权网络ADC原理图 (2) 保持阶段 S7断开；S1~S6接地，S8接vREF 忽略比较器输入电流和电容的漏电流： 上极板Q保持， vA= - vI 第八章 8.3 -8.3.3 4 电容加权网络A/D 14 清华大学电子工程系李冬梅 C S3 S2 S1 VREF ＋ C/2 C/4 C/8 C/16 － C/16 S4 S5 v0 控制 电路 S7 S6 v1 S8 （数字信 号输出） A vA 图8.3.7 5位电容加权网络ADC原理图 (3)电荷重新分配阶段 上极板Q= - 2CvI 电荷守恒 第一步：S1 →VREF, I A REF A Cv v C C C C C Q C v V 2 ) 2 4 8 16 16 ( ) ( = − = − + + + + + A I VREF v v 2 1 = − + 4 1 1 0 2 1 D S vI VREF vA vO H → = → > → → = 接地 2 4 REF A I V v = −v + D 第八章 8.3 -8.3.3 4 电容加权网络A/D
第八章8.3-8.3.34电容加权网络AD C/6 数字信 号输出) 图8375位电容加权网络ADC原理图 第二步:S2→VRE v,>D -REF+-V →D3=1→S2不变 Q=-(vA-VREF)+(C CCC 481616 数字信 号输出) REFOT 图8375位电容加权网络ADC原理图 以此类推 优点 (1)电路简单; v,=一V+ D.×2 (2)对运放精度要求不高,电容 取代电阻工艺易实现; 由于第二项逐渐趋近于":对模拟开关要求不高; 4→0 (4)权电容值可取很小值,提高 REF ∑ Dx2 速度,减小面积; 缺点:速度慢(n次电荷分配) 8
8 15 清华大学电子工程系李冬梅 C S3 S2 S1 VREF ＋ C/2 C/4 C/8 C/16 － C/16 S4 S5 v0 控制 电路 S7 S6 v1 S8 （数字信 号输出） A vA 图8.3.7 5位电容加权网络ADC原理图 第二步：S2 →VREF, I A REF A Cv v C C C C v V C C Q 2 ) 4 8 16 16 ( ) ( 2 = − = − + + + + + A I VREF v v 4 1 = − + 3 2 4 1 4 1 2 D S V v H V v D REF O REF I → = → > + → = 不变 3 2 4 0 4 1 2 D S V v L V v D REF O REF I → = → < + → = 接地 2 4 4 3 REF REF A I V D V 考虑S v = −v + D + 1 REF REF A I V V v v D 4 1 2 = − + 4 + 第八章 8.3 -8.3.3 4 电容加权网络A/D 16 清华大学电子工程系李冬梅 C S3 S2 S1 VREF ＋ C/2 C/4 C/8 C/16 － C/16 S4 S5 v0 控制 电路 S7 S6 v1 S8 （数字信 号输出） A vA 图8.3.7 5位电容加权网络ADC原理图 以此类推： ∑= = − + × 4 0 5 2 2 i i i REF A I D V v v 由于第二项逐渐趋近于vI ： ∑= − ≈ × → 4 0 5 2 2 0 i i i REF I A D V v v 优点： (1)电路简单； (2)对运放精度要求不高，电容 取代电阻工艺易实现； (3)对模拟开关要求不高； (4)权电容值可取很小值，提高 速度，减小面积； 缺点：速度慢 （n次电荷分配） 优点： (1)电路简单； (2)对运放精度要求不高，电容 取代电阻工艺易实现； (3)对模拟开关要求不高； (4)权电容值可取很小值，提高 速度，减小面积； 缺点：速度慢 （n次电荷分配） 第八章 8.3 -8.3.3 4 电容加权网络A/D
第八章8.3A/D变换器 834间接A/D变换器 8341VT型AD v→T→D l.Ⅴ→T 线性锯齿波 控制信号 发生电路 控制 信号 图8.39电压一时间转换电路及其工作波形 设v>0,T与v成正比 T=Ky 2.T→D 标准 与门一计数器D6T 频率 第八章8.3-8.3.4间接AD变换器 8342VF型A/D l.V→F 设>0(VF>wT≈T=RC 1 ∫与η成正比 nIn 与门一计数器
9 17 清华大学电子工程系李冬梅 8.3.4 间接A/D变换器 _ + 线性锯齿波 发生电路 & 控制 信号 vA vI vC vO 0 图8.3.9 电压－时间转换电路及其工作波形 0 0 vO vA 控制信号 vI T 设vI>0，T与vI成正比 T= K vI 2．T→D 8.3.4.1 V-T型A/D V→T→D 1．V→T 标准 频率 与门 计数器 f0 T D=f0T 第八章 8.3 A/D变换器 18 清华大学电子工程系李冬梅 8.3.4.2 V-F型A/D 2．F→D I REF v V T1 = RC 设T1>>tW I REF v V T ≈ T1 = RC REF I RCV v T f = ≈ 1 f 与vI成正比 1．V→F 设 vI > 0 (-VREF < 0) 0 0 vO vK T T1 -VREF 与门 计数器 f T0 第八章 8.3－8.3.4 间接A/D变换器 - + vI vO C S R -VREF 单稳态 触发器 vK + - 图8.3.10 电压－频率转换电路及其工作波形
第八章 8343双斜积分型AD VT型AD中最普遍的一种! 清零 计数器 1.组成 2.原理 RC 第一阶段:(对v积分)设nlv t1~12:对ⅤaE积分 d =--REF v(快!) t=12:v=0,比较器翻转v=L→与门关闭→计数番计数停止 D=Du1Dn2…D1D
10 19 清华大学电子工程系李冬梅 第八章 8.3－8.3.4 间接A/D变换器 t vA 0 t vC 0 t vG 0 t0 8.3.4.3 双斜积分型A/D - + vI vA R C + - A 开关 计数器 & 控制 VREF S vC CP vG 清零 Dn-1Dn-2 D0 1．组成 2．原理 第一阶段: （对vI积分） 设 vI ⏐ vI ⏐ t RC V v REF A = − t = t2: vA＝0，比较器翻转 vC=L → 与门关闭 → 计数器计数停止 t2 D＝Dn-1Dn-2…D1D0 t1 ~ t2: 对VREF积分 → vA ↓（快！）