6.5.1 寄存器和移位寄存器 6.5.2 计数器

第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用

电子技术（模拟、数字电子技术）_第16章 基本放大电路（3/5）

6.1 概述 6.2 时序逻辑电路的分析 6.3 时序逻辑电路的设计 6.4 常用时序逻辑电路

6.2.4 调频波的解调方法与电路 6.2.4.1 解调方法 6.2.4.2 频率解调器的技术指标 6.2.4.3 频率解调器电路 6.2.4.4 与频率解调器配合使用的限幅器 6.2.5 数字信号的相位调制 6.2.5.1 数字调相信号的特点 6.2.5.2 两相调相信号的解调

电子技术（模拟、数字电子技术）_第16章 基本放大电路（5/5）

电子技术（模拟、数字电子技术）_第16章 基本放大电路（复习）

数字集成电路的设计流程 设计输入:以电路图或HDL语言的形式形成 电路文件;输入的文件经过编译后,可以 形成对电路逻辑模型的标准描述; 逻辑仿真(功能仿真):对如上形成的逻 辑描述加入输入测试信号,检查输出信号 是否满足设计要求;在此没有考虑任何时 间关系,只是检测逻辑是否有错;

数字集成电路的设计流程 设计输入:以电路图或HDL语言的形式形成 电路文件;输入的文件经过编译后,可以 形成对电路逻辑模型的标准描述; 逻辑仿真(功能仿真):对如上形成的逻 辑描述加入输入测试信号,检查输出信号 是否满足设计要求;在此没有考虑任何时 间关系,只是检测逻辑是否有错;

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案19 6．4 同步时序逻辑电路的设计方法 6．5 时序逻辑电路中的竞争-冒险现象