数字系统中使用的电路称为逻辑电路或数字电路。逻辑电路又可分为： 组合逻辑电路 输出仅由当前的输入状态决定 时序逻辑电路 输出由当前和过去的输入状态决定 由已知的电路来判断电路功能的过程称为分析；根据一定的要求，如需要实现的功能、应用的 环境等等 ，来确定电路的构成形式的过程称为设计或综合。本章介绍组合逻辑电路的分析、 设计。 组合逻辑电路不需要记忆元件，通常用逻辑门构成。 学习要求： 了解组合逻辑电路的特点 熟练掌握组合电路分析和设计的基本方法 了解竞争、冒险的概念 掌握消除冒险的基本方法

7.1 PLD 概述 7.1.1 PLD 的电路结构及分类 7.1.2 PLD 的编程工艺及描述的逻辑规则和符号 7.1.3 PLD 的设计过程及主要优点 7.2 只读存储器 7.2.1 ROM 的内部结构 7.2.2 用ROM 实现组合逻辑设计 7.2.3 常用的LSI ROM器件 7.3 可编程逻辑阵列 7.4 可编程阵列逻辑 7.4.1 组合PAL器件 7.4.2 时序PAL器件 7.5 通用逻辑阵列概述 7.5.1 GAL器件的主要特点 7.5.2 GAL器件的基本机构 7.5.3 GAL器件的命名及分类 7.6 硬件描述语言

3.1组合逻辑电路特点及表示方法 3.2 SSI组合电路的分析与设计 3.3常用组合逻辑电路 3.4译码器 3.5 数据分配器和数据选择器 3.6 数值比较电路

实验一 逻辑门电路测试之一 实验二 逻辑门电路测试之二 实验三 单稳态电路与无稳态电路 实验四 晶体振荡器 实验五 组合逻辑电路的应用 实验六 计数器和脉宽测量 实验七 同步时序系统设计 实验八 单次同步时序系统设计 实验九 程序控制反馈移位寄存器 实验十 m序列 实验十一 数字锁相环 实验十二 模数与数摸转换 实验十三 可同步时序系统设计仿真 实验十四 程序控制反馈移位寄存器仿真

9.1 数/模转换器（DAC） 9.2 模/数转换器（ADC） 9.3 A/D转换器应用举例

一、单极型MOS(Metal Oxide Semiconductor)集成电路分PMOS、NMOS和CMOS三种。 二、NMOS电气性能较好，工艺较简单，适合制作高性能的存储器、微处理器等大规模集成电路。 三、而由NMOS和PMOS构成的互补型CMOS电路以其性能好、功耗低等显著特点，得到愈来愈广泛的应用。 四、主要介绍NMOS和CMOS门电路

一、单极型MOS(Metal Oxide Semiconductor)集成电路分PMOS、NMOS和CMOS三种。 二、NMOS电气性能较好，工艺较简单，适合制作高性能的存储器、微处理器等大规模集成电路。 三、而由NMOS和PMOS构成的互补型CMOS电路以其性能好、功耗低等显著特点，得到愈来愈广泛的应用。 四、主要介绍NMOS和CMOS门电路

5.1时序逻辑电路的特点和表示方法 5.2时序电路的分析方法 5.3寄存器 5.4计数器 5.5顺序脉冲发生器 5.6时序电路的设计方法

本章要求 ■本章的内容应该结合配套的实验课程进行,主要教学任务在配套的实验课程上完成。 ■学生在掌握可编程逻辑器件的基本结构后,利用计算机仿真软件进行实验。 ■学生应该掌握基本的计算机仿真过程

3.1 逻辑电路设计文档标准 3.1.1 框图 3.1.2 门的符号标准 3.1.3 信号名和有效级 3.1.4 引端的有效级 3.1.5 引端有效级的变换 3.1.6 图面布局及总线 3.1.7 时间图 3.2 组合电路分析 3.2.1 穷举法 3.2.2 逻辑代数法 3.2.3 利用摩根定律分析 3.2.4 利用卡诺图 3.3 组合电路设计 3.3.1 根据逻辑问题的描述、写出逻辑表达式 3.3.2 逻辑电路的变换 3.4 组合电路中的竞争与险象 3.4.1 竞争现象 3.4.2 险象 3.4.3 险象的判别 3.4.4 险象的消除 3.5 常用MSI组合逻辑器件及应用 3.5.1 译码器 3.5.2 编码器 3.5.3 三态缓冲器 3.5.4 多路选择器 3.5.5 奇偶校验电路 3.5.6 比较器 3.5.7 加法器