 定义：HD, IM, 交调点  MOS管的非线性 单端放大器 差分放大器  双极型晶体管的非线性  负反馈能够减小非线性  运算放大器的非线性  其他非线性和准则

 噪声定义  共源放大器的噪声  源极跟随器的噪声  共栅放大器的噪声  电流镜的噪声  差分对的噪声  密勒CMOS OTA的噪声  容性噪声匹配  电压/电流检测器的噪声对比

§1.8.1 基本指标 §1.8.2 功率放大器设计原则 §2.1微波混频器件 §2.2肖特基势垒二极管 §2.3非线性电阻混频原理 §2.4微波混频器电路

为了降低硬件开销，越来越多的加法器电路采用传输管逻辑来减少晶体管数量，同时导致阈值损失、性能降低等问题。本文通过对摆幅恢复逻辑与全加器电路的研究，提出一种基于摆幅恢复传输管逻辑（Swing restored pass transistor logic, SRPL）的全加器设计方案。该方案首先分析电路的阈值损失机理，结合晶体管传输高、低电平的特性，提出一种摆幅恢复传输管逻辑的设计方法；然后，采用对称结构设计无延时偏差输出的异或/同或电路，利用MOS管补偿阈值损失的方式，实现异或/同或电路的全摆幅输出；最后，将异或/同或电路融合于全加器结构，结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器。在TSMC 65 nm工艺下，本文采用HSPICE仿真验证所设计的逻辑功能，与文献相比延时降低10.8%，功耗延时积（Power-delay product, PDP）减少13.5%以上

1、实验准备及常规仪器设备使用 2、分立元件及负反馈放大电路设计 3、运放基本应用电路 4、测量放大器 5、晶体管输出特性曲线测试电路 6、LC三点式振荡器 7、模拟乘法器及调幅与检波电路

>>4.1 示波器的使用>>4.2 函数发生器、晶体管毫伏表的使用>>4.3 直流稳压电源、万用表的使用 >>4.4 叠加定理的验证>>4.5 一阶电路时域响应的测量>>4.6 串联RLC电路时域响应的测试 >>4.7 正弦稳态时R、L、C电压电流相位关系的测试>>4.8 RC低通滤波器的设计与测试 >>4.9 二阶RC高通滤波器的设计与测试>>4.10 RLC串联谐振电路>>4.11 RC带通滤波器的设计与测试 一、实验目的

1、实验准备及常规仪器设备使用以及电子线路仿真实验——ORCAD软件 2、分立元件及负反馈放大电路设计 3、运放和音频功放 4、心电信号放大器 5、综合实验或晶体管输出特性曲线测试电路(可选) 大部分实验包括： 必做实验、选作和提高实验、开放实验、自拟题目实验、团队小组题目实验（综合实验）

1.PROM和PAL的结构是 A.PROM的与阵列固定,不可编程B.POM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程 2.当用专用输出结构的PAL设计时序逻辑电路时,必须还要具备有 A.触发器B.晶体管C.MOS管D.电容

目 录 第一章 数字电路基础知识 1.1 数字信号与模拟信号 1.2 数制 1.3 码制 1.4 算数运算与逻辑运算 1.5 数字电路的学习指导 第二章 逻辑函数及其简化 2.1 逻辑代数 2.2 逻辑函数的简化 第三章 集成逻辑门 3.1 晶体管的开关特性 3.2 TTL集成逻辑门 3.3 CMOS集成逻辑门电路 第四章 组合逻辑电路 4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 组合逻辑电路的竞争- 冒险现象 目 录 第五章 触发器 5.1 基本RS触发器 5.2 RS触发器 5.3 JK触发器 5.4 D触发器 5.5 T触发器和T`触发器 5.6 各种触发器功能的比较和电路结构 5.7 触发器的应用 第六章 时序逻辑电路 6.1 时序逻辑电路分析 6.2 时序逻辑电路设计 第七章 数字电路的制图与读图 7.1 数字电路的制图 7.2 数字电络的读图 第八章 半导体存储器 8.1 概述 8.2 顺序存取存储器 8.3 随即存取存储器 8.4 只读存储器 8.5 存储器的应用举例 第九章 可变器件及电子设计自动化软件 9.1 可编程器件 9.2 可编程器件的编程工具及编程模式 第十章 脉冲单元电路 10.1 脉冲信号 10.2 标准集成电路构成的脉冲单元电路 10.3 555定时器及应用 第十一章 数/模转换器和模/数转换器 11.1 数/模与模/数转换器概述 11.2 数/模转换器 11.3 模/数转换器 11.4 集成数/模和模/数转换器件及其应用

1.1 About Digital Design(关于 “ 数字设计 ”) 1.2 Analog versus Digital(模拟与数字) 1.3 Digital Devices(数字器件) 1.4 Electronic Aspects of Digital Design(数字设计的电子技术) 1.5 Software Aspects of Digital Design(数字设计的软件技术) 1.6 Integrated Circuits（集成电路，IC） 1.7 Programmable Logic Devices(可编程逻辑器件)  Programmable Logic Array(PLA, 可编程逻辑阵列)  Programmable Array Logic (PAL, 可编程阵列逻辑)  Programmable Logic Device(PLD, 可编程逻辑器件)  Complex PLD (CPLD, 复杂可编程逻辑器件)  Field-Programmable Gate Array(FPGA, 现场可编程门阵列） Digital Logic Design and Application (数字逻辑设计及应用) 1.8 Application-Specific ICs[专用集成电路（ASIC）] 1.9 Printed-Circuit Boards(PCB, 印制电路板) 1.10 Digital Design Levels（数字设计层次）  Device Physics Level (器件物理层）  IC Manufacturing Process Level（IC 制造过程级）  Transistor Level (晶体管级）  Gates Structure Level (门电路结构级）  Logic Design Level （逻辑设计级）  Overall System Design（整体系统设计） Digital Logic Design and Application (数字逻辑设计及应用)