2.1 基本PR0L0G 2.2 Turbo PR0L0G程序设计

2.1 基本PROLOG 2.2 Turbo PROLOG程序设计

第七章编码 7.1程序设计语言 7.2程序设计风格 7.3编码工具

一、程序设计语言 二、程序设计风格 三、面向对象测试

第七章编码 7.1程序设计语言 7.2程序设计风格 7.3编码工具

一、模块的概念: 1、窗体模块(.frm文件) 2、标准模块(.bas文件) 3、类模块(.cls文件) 二、各种模块的功能 三、各种模块包含的内容(过程 四、各种模块如何创建,组织

第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述

⚫ 概述 ⚫ 定义结构体类型变量的方法 ⚫ 结构体变量的引用 ⚫ 结构体变量的初始化 ⚫ 结构体数组 ⚫ 指向结构体类型数据的指针 ⚫ 共用体 ⚫ 用typedef定义类型

⚫ 地址和指针的概念 ⚫ 变量的指针和指向变量的指针变量 ⚫ 数组的指针和指向数组的指针变量 ⚫ 字符串的指针和指向字符串的指针变量 ⚫ 函数的指针和指向函数的指针变量 ⚫ 返回指针值的函数 ⚫ 指针数组和指向指针的指针 ⚫ 有关指针的数据类型和指针运算的小结

第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述