1、掌握DDS组成实现原理。 2、掌握相位累加器、波形查找表实现原理和时序关系。 3、基于FPGA和DAC模块，设计一个频率可变的信号输出

1、锁相环及频率调制与解调电路 2、乙类功率放大器 3、数字电路的FPGA应用实验 4、脉冲电路及其应用 5、综合实验

• Synthesizable • Some experiences ➢ Balance architecture ➢ Share resources ➢ Gated signal ➢Assignment statement ➢ Accident / Intentional Latch • Other syntax rules

智能系统：基于FPGA的全流水双精度浮点矩阵乘法器设计

《EDA技术基础与实践（Electronic Design Automation）》课程教学资源（实验参考资料）FPGA设计流程指南

复旦大学：微电子工程教学资源（参考论文）一种高速直接数字频率合成器及其FPGA实现

第一章 VHDL的程序结构和软件操作 第二章 数据类型与数据对象的定义 第三章 并行赋值语句 第四章 顺序赋值语句 第五章 组合逻辑电路的设计 第六章 时序逻辑电路的设计 第七章 子程序、库和程序包 第八章 CPLD和FPGA的结构与工作原理 第九章 数字钟电路的设计

《模拟与数字电路实验》参考资料：元件和实验系统_数字电路FPGA实验_how to write testbench

无线传感器网络是典型的网络化嵌入式系统,由于其既涉及嵌入式系统的行为又涉及网络的行为,以及其应用相关性,使其测试调试变得困难复杂,无法构建一个通用的测试调试平台.为有效地测试调试无线传感器网络,在分析已有的研究工作基础上,采用半实物的仿真策略,提出了一种混合方式的无线传感器网络测试调试系统,解决了纯粹软件仿真平台掩盖太多实际器件实现的细节和实际环境测试中嵌入式系统行为和网络行为不可见、不可控性的缺陷,达到了一种折中的效果.最后给出了该系统在FPGA(field programmable gate array)上的实现实例;通过实验验证了该系统能够有效地对无线传感器网络应用进行测试调试

针对龙芯CPU无对应高性能服务器芯片组的现状，设计开发了一种为龙芯CPU筛选芯片组的架构，并实现了一种龙芯CPU和芯片组适配的方法。提出了采用现场可编程门阵列（FPGA）串联在龙芯CPU和即将适配的多组芯片组之间的架构。借助于此架构，设计实现了在CPU和芯片组之间那些暂时不知如何处理的物理信号线的连接方法，设计了两者之间上下电时序配合的调试方法，设计实现了规避两者信号协议差异的方法。借助这种架构和这些方法能够实现同时筛选多款芯片组的目的，避免了以前需要设计多款主板进行适配的情况，节省了重复研发主板的成本；找到了可以适配龙芯CPU的高性能服务器芯片组；其芯片组规格参数和性能高于目前龙芯CPU所用的芯片组，开拓了其在服务器领域的应用