第7章 串并行接口技术7.1 3定时器/计数器8253/8254并行通信接口8255A7.27.3 串行通信基础7.4 串行通信芯片8251A
1 第7章 串并行接口技术 7.1 定时器/计数器8253/8254 7.2 并行通信接口8255A 7.3 串行通信基础 7.4 串行通信芯片8251A
第7章 串并行接口技术7.1定时器/计数器8253/82548253/8254的内部结构和引脚7.1.1Functional DiagramCLKODATAICOUNTERBUSD7-DoGATEO0BUFFEROUTO个RDCLK1READIWRCOUNTERGATE1WRITE1LOGICAoOUT1A1cSCLK2CONTROLCOUNTERGATE2WORD2REGISTEROUT22
2 7.1 定时器/计数器8253/8254 7.1.1 8253/8254的内部结构和引脚 第7章 串并行接口技术
第7章 串并行接口技术CLK数据总线D~Do-GATEo计数器0缓冲器→OUTo1内RD-CLKi部读写控制WR计数器1-GATEAo逻辑总→ OUT,Afp41线cs-CLK2控制字GATE2计数器2寄存器OUT23图7.1（a）8253/8254的基本结构
3 第7章 串并行接口技术 D7~D0 内 部 总 线 计数器0 CLK0 GATE0 OUT0 计数器1 CLK1 GATE1 OUT1 计数器2 CLK2 GATE2 OUT2 数据总线 缓冲器 读写控制 逻辑 控制字 寄存器 CS RD WR A0 A1 图 7.1 (a) 8253/8254的基本结构
第7章 串并行接口技术82C54(PLCC/CLCC)82C54(PDIP.CERDIP）TOPVIEWTOPVIEW8丽丽900D国国5回Dm0国国网VCC432282WR0RDD5D4 25INCCSD46D324csA1D3D2 A1D2A0D1日国AOD1CLK 2CLK2DO8DOOUT2CLKO四OUT29CLK0GATE2NC国1GATE2710OUTOCLK1GATE1GATEO12181516131417oinoANGONioOUT1GND4图7.1（b)8253/8254的引脚
4 第7章 串并行接口技术 图 7.1 (b) 8253/8254的引脚
第7章串并行接口技术READ/WRITEOPERATIONSSUMMARYcsRDWRA1A000100Write into Counter 000011WriteintoCounter101010WriteintoCounter200111WriteControlWord00100ReadfromCounter010001ReadfromCounter100110ReadfromCounter200111No-Operation(Three-State)x1XxxNo-Operation(Three-State)011XXNo-Operation(Three-State)5
5 第7章 串并行接口技术
第7章 串并行接口技术表7.18253读/写逻辑信号输入及功能功能CS#RD#WR#Ar Ao00100设置计数器0初值01001设置计数器1初值00110设置计数器2初值00111写控制寄存器00100读计数器000101读计数器100101读计数器20011 1高阻，无操作1xx××6
6 表 7.1 8253读/写逻辑信号输入及功能 CS# RD# WR# A1 A0 功能 0 1 0 0 0 设置计数器0初值 0 1 0 0 1 设置计数器1初值 0 1 0 1 0 设置计数器2初值 0 1 0 1 1 写控制寄存器 0 0 1 0 0 读计数器0 0 0 1 0 1 读计数器1 0 0 1 1 0 读计数器2 0 0 1 1 1 高阻，无操作 1 第7章 串并行接口技术
第7章 串并行接口技术GATE计数器初值寄存器CLKOUT减1计数器输出锁存器图7.2计数器的内部结构7
7 第7章 串并行接口技术 图 7.2 计数器的内部结构 OUT 计数器初值寄存器 GATE 减1计数器 输出锁存器 CLK
第7章 串并行接口技术7.1.28253/8254的工作方式3个计数器，6种工作方式：■方式0-计数结束产生中断(interruptonterminalcount)■方式1-可重复触发的单稳态脉冲(programmableone-shot)■方式2一分频器(rategenerator)■方式3-方波发生器(squarewavegenerator)■方式4软件触发选通（softwaretriggeredstrobe)■方式5-硬件触发选通(hardwaretriggeredstrobe)8
8 7.1.2 8253/8254的工作方式 ◼ 3个计数器，6种工作方式： ◼ 方式0——计数结束产生中断(interrupt on terminal count) ◼ 方式1——可重复触发的单稳态脉冲(programmable one-shot) ◼ 方式2——分频器(rate generator) ◼ 方式3——方波发生器(square wave generator) ◼ 方式4——软件触发选通(software triggered strobe) ◼ 方式5——硬件触发选通(hardware triggered strobe) 第7章 串并行接口技术
CW=10LSB=4CWControl WordWRLSBLeast Significant ByteCLKUNan undefined countGATE1OUT1098啡NINNUN图7.3（a)方式0时序LSB=3CW=10WRCLKGATEOUTINISIIIFNCW=10LSB=3LSB-2WRCLKUUUUUUGATEOUTNN9MODEO
9 第7章 串并行接口技术 图 7.3 (a) 方式0时序 CW—Control Word LSB—Least Significant Byte N—an undefined count
CW=12LSB=3CW--Control WordWRLSBLeastSignificantByteCLKNan undefined count广.GATEOUT图7.3(b)方式1时序INININININIGIOFSCW=12LSB=3WRCLKGATEOUTIININININIIGIGIIICW=12LSB=2LSB=4WRCLKGATEOUT8NNNNN210MODE1
10 第7章 串并行接口技术 图 7.3 (b) 方式1时序 CW—Control Word LSB—Least Significant Byte N—an undefined count