4.2同步触发器 4.2.1同步RS触发器 同步触发器：触发器的工作状态不仅受输入端(R、S) 控制，而且还受时钟脉冲(CP)的控制。 CP(Clock Pulse):等周期、等幅的脉冲串。 基本RS触发器：S一直接置位端； (不受CP控制) R一直接复位端。 同步触发器： 同步RS触发器 同步D触发器
同步触发器：触发器的工作状态不仅受输入端 (R、S) 控制，而且还受时钟脉冲(CP) 的控制。 CP (Clock Pulse): 等周期、等幅的脉冲串。 基本 RS 触发器：S — 直接置位端； R — 直接复位端。 (不受 CP 控制) 同步触发器： 同步 RS 触发器 同步 D 触发器 4.2 同步触发器 4.2.1 同步 RS 触发器
一、电路组成及工作原理 1.电路及逻辑符号 21 SCPR R S CP R S CPR CP 曾用符号 国标符号 2.工作原理 当CP=0S=R=1 "+1=” 保持 CP=1 S.CP=S.1=S R.CP=R.1=R 与基本RS触发器功能相同
一、电路组成及工作原理 1. 电路及逻辑符号 Q G1 R & & S Q G3 R & & S G2 G4 CP 曾用符号 Q Q S R S CP R CP 国标符号 Q Q S R S CP R C1 2. 工作原理 当 CP = 0 S = R = 1 n n Q = Q +1 保持 当 CP = 1 S CP = S 1 = S 与基本 RS 触发器功能相同 RCP = R1 = R
特性表： 特性方程： CP R S 1 注 2+1=S+F0” RS=0约束条件 0 保持 CP=1期间有效 1 0 0 0 0 1 0 0 保持 二、主要特点 1 0 1 0 置1 1.时钟电平控制 1 1 0 0 0 CP=1期间接受输入信号； 1 1 0 1 0 置0 1 1 CP=0期间输出保持不变。 1 0 不用 1 1 不用 不许 (抗干扰能力有所增强) 2.RS之间有约键
特性表： CP R S Q n Qn+1 注 0 Q n 保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 不用 不用 保持 置1 置0 不许 特性方程: n n Q = S + RQ +1 RS = 0 约束条件 CP = 1期间有效 二、主要特点 1. 时钟电平控制 CP = 1 期间接受输入信号； CP = 0 期间输出保持不变。 （抗干扰能力有所增强） 2. RS 之间有约束
4.2.2同步D触发器 一、电路组成及工作原理 S-D,R=D 2+1=S+R0" R =D+DQ”=D (CP=1期间有效) 简化电路：省掉反相器。 二、主要特点 D 1.时钟电平控制，无约束问题； 2.CP=1时跟随。 (Q+1=D) 下降沿到来时锁存(2”+1=”)
4.2.2 同步 D 触发器 一、电路组成及工作原理 Q G1 R & & S Q G3 R & & S G2 G4 1 CP D S = D,R = D n n Q = S + RQ +1 n = D + DQ = D （CP = 1期间有效） 简化电路：省掉反相器。 二、主要特点 1. 时钟电平控制，无约束问题； 2. CP = 1 时跟随。 ( ) 1 Q D n = + 下降沿到来时锁存 ( ) n 1 n Q = Q +
三、集成同步D触发器 1.TTL 74LS375 74LS375 肱c D1.1 1D0 0 CP1、2o 4 ILE D2 1D1 D3 ● 2D0 12 2LE 90009494 99999990 CP CP3、4 。15 D 2D1 D 8 O+1=S+RO"=D+DO"=D
三、集成同步 D 触发器 1. TTL 74LS375 CP D Q G1 Q G3 R & & S G2 G4 1 >1 >1 G5 R S n n Q = S + RQ +1 n = D + DQ = D +VCC 74LS375 1D0 1LE 1D1 2D0 2LE 2D1 1Q0 1Q0 1Q1 1Q1 2Q0 2Q0 2Q1 2Q1 1 4 7 9 12 15 2 3 6 5 10 11 14 13 Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 – – – – D1 CP1、2 D2 D3 CP3、4 D4 8 16
2.CM0S:CC4042 特 TG CP=0 CP CE 当P0L=1 CPCP CP下降沿锁存信号 当POL=0 POL 01 CP CP CP上升沿锁存信号
2. CMOS：CC4042 C D G1 Q G3 G2 G4 TG 1 C Q TG C 1 1 1 C G5 G6 CP 1 1 C C =1 POL 0 CP CP CP 1 CP CP CP CP = 1 保持 = 0 D = 10 保持 当 POL=1 CP 下降沿锁存信号 当 POL=0 CP 上升沿锁存信号
16 +Vcc 特性表 D 22 CP POL Qn+ 注 1 × 0 1 0 0 1 保持 4042 × 0 0 0 1 1 接收 POL POL 1 1 1 接收 8 Vss 1 0 ▣生 真值表 D CP Q 注 POL D 0 0 D 接收 个 0 锁存 CP上升沿锁存 1 1 接收 D ↓ 1 锁存 CP下降沿锁存
+VCC D0 D1 D2 D3 CP POL Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 4 7 13 14 5 6 3 2 9 10 12 11 15 1 Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 – – – – D0 D1 D2 D3 CP POL 8 16 VSS CC 4042 D CP POL Qn Qn+ 1 注 0 1 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 保持 接收 接收 保持 特性表 真值表 D CP POL Q 注 D 0 0 D 0 D 1 1 D 1 D 锁存 D 锁存 接 收 CP 上升沿锁存 接 收 CP 下降沿锁存