第8章多处理机 内容提 要 本章首先介绍多处理机的基本结构与类型,包括紧耦合多处理机、 松耦合多处理机及多处理机中的 Cache致性问题。然后,讲述并 多处理机中的关键技术,比如程序并行性分析、并行程序设计语言的 基本概念、多处理机操作系统的基本特征及多处理机调度策略等。最 后以具体示例阐述并行多处理机的发展趋势。重点是紧耦合/松耦合 多处理机的组成及与 Cache的致性、并行程序设计语言的基本概念、 多处理机操作系统的基本特征以及多处理机调度策略等。难点是多处 理机中的 Cache-致性和多处理机调度策略
第8章 多处理机 • 内容提 要: 本章首先介绍多处理机的基本结构与类型，包括紧耦合多处理机、 松耦合多处理机及多处理机中的Cache一致性问题。然后，讲述并行 多处理机中的关键技术，比如程序并行性分析、并行程序设计语言的 基本概念、多处理机操作系统的基本特征及多处理机调度策略等。最 后以具体示例阐述并行多处理机的发展趋势。重点是紧耦合/松耦合 多处理机的组成及与Cache的一致性、并行程序设计语言的基本概念、 多处理机操作系统的基本特征以及多处理机调度策略等。难点是多处 理机中的Cache一致性和多处理机调度策略
第8章多处理机 8.1多处理机的基本结构与类型 8.2并行多处理机技术 8.3并行多处理机的发展趋势
第8章 多处理机 8.1 多处理机的基本结构与类型 8.2 并行多处理机技术 8.3 并行多处理机的发展趋势
8.1多处理机的基本结构与类型 多处理机是由多台独立的计算机组成,若按照 Flynn分类法,这种 结构称为多指令流多数据流,即MIMD型结构。按照处理机的组成 与连接方式,多处理机可分为两种类型,即紧耦合( Tightly coupled)多处理机和松耦合( Loosely coupled)多处理 8.1.1紧耦合多处理机 8.1.2松耦合多处理机 8.1.3多处理机中的 Cache—致性
8.1 多处理机的基本结构与类型 8.1.1 紧耦合多处理机 8.1.2 松耦合多处理机 8.1.3 多处理机中的Cache一致性 多处理机是由多台独立的计算机组成，若按照Flynn分类法，这种 结构称为多指令流多数据流，即MIMD型结构。按照处理机的组成 与连接方式，多处理机可分为两种类型，即紧耦合（Tightly coupled）多处理机和松耦合（Loosely coupled）多处理机
8.1.1紧耦合多处理机 紧耦合( Tightly coupled)多处理机是指各处理机通过系统中 的共享主存实现相互之间的数据传送及通信。各处理机有自己的 局部存储器,又共享共用存储器。 其结构如图8.1所示,由个处理机、m个存储器模块和o个 I/O通道组成。每个处理机有一个容量不大的本地存储器LM1配 置高速 Cache cm。各处理机通过互连网络PIN实现互连,又通 过互连网络PMIN与共享存储器连接,通过互连网络PION与外部 I/O通道连接
8.1.1 紧耦合多处理机 紧耦合（Tightly coupled）多处理机是指各处理机通过系统中 的共享主存实现相互之间的数据传送及通信。各处理机有自己的 局部存储器，又共享共用存储器。 其结构如图8.1所示，由p个处理机、m个存储器模块和d个 I/O通道组成。每个处理机Pi有一个容量不大的本地存储器LMi，配 置高速Cache CMi。各处理机通过互 连网络PPIN实现互连，又通 过互连网络PMIN与共享存储器连接，通过互连网络PIOIN与外部 I/O通道连接
PPIN IO通道 LM P D PIOIN LM P CMI CMp LM:本地存储器 CM: Cache PMIN SM:共享存储器 P:处理机 SMm D:外部设备 图8.1紧耦合多处理机典型结构
图8.1 紧耦合多处理机典型结构
由于通过共享存储器实现数据传送和通信,因此速度快,效率 高。但是处理机的台数往往受到限制,主要有两方面的因素。一是通 过共享存储器通信,故当处理机的数量增大时,访存冲突增多;二是 处理机与主存之间的互连网络的带宽有限,当处理机的数量增大时可 能成为瓶颈。为此,常采用以下措施: ①采用多模块交叉存储器结构,以减少访存冲突。 ②每台处理机有一个小容量的局部存储器,存放核心代码,减 少对共享存储器的访问。 ③每台处理机配置一个高速 Cache,以减少对主存的访问。 在构成多处理机时,各处理机的内部结构可以相同,也可以不 同;结构形式可采取对称型,也可采取非对称型。下面主要介绍同构 对称型和异构非对称型的结构
由于通过共享存储器实现数据传送和通信，因此速度快，效率 高。但是处理机的台数往往受到限制，主要有两方面的因素。一是通 过共享存储器通信，故当处理机的数量增大时，访存冲突增多；二是 处理机与主存之间的互连网络的带宽有限，当处理机的数量增大时可 能成为瓶颈。为此，常采用以下措施： ① 采用多模块交叉存储器结构，以减少访存冲突。 ② 每台处理机有一个小容量的局部存储器，存放核心代码，减 少对共享存储器的访问。 ③ 每台处理机配置一个高速Cache，以减少对主存的访问。 在构成多处理机时，各处理机的内部结构可以相同，也可以不 同；结构形式可采取对称型，也可采取非对称型。下面主要介绍同构 对称型和异构非对称型的结构
1.同构对称型多处理机 同构对称型多处理机是指系统中各处理机的结构及总线连接方式 相同。 (1) Balance同构对称型多处理机 如图8.2所示,处理机由2~32个C門组成,存储器由1~6个存储体 组成。每个处理机模块由1个80386CPU、浮点运算器 Weitek1167及 64KB的 Cache组成;每个存储器模块MEM包含8MB存储体及一个存储控 制器,其睿量可扩展到40MB。处理机模块、存储器模块直接与系统总 线连接。系统总线通过磁盘控制器与外部磁盘阵列连接,通过SCSI总线 与其它外部设备连接,另外还可通过总线适配器与局域网( Ethernet) 或远程网(x.25)连接
1. 同构对称型多处理机 同构对称型多处理机是指系统中各处理机的结构及总线连接方式 相同。 （1）Balance同构对称型多处理机 如图8.2所示，处理机由2～32个CPU组成，存储器由1～6个存储体 组成。每个处理机模块由1个80386CPU、浮点运算器Weitek1167及 64KB的Cache组成；每个存储器模块MEM包含8MB存储体及一个存储控 制器，其容量可扩展到40MB。处理机模块、存储器模块直接与系统总 线连接。系统总线通过磁盘控制器与外部磁盘阵列连接，通过SCSI总线 与其它外部设备连接，另外还可通过总线适配器与局域网（Ethernet） 或远程网（x.25）连接
80386CPU 80386CPU MEM MEM Weitek 1 167FPU Weitek1167FPU 8MB 8MB 64KB Cache 64KB Cache MC MC 系统总线 总线适配器 磁盘控制器 总线适配器 Ethernet 磁盘|磁盘 Multibus 局域网 SCSI 总线适配器 X.25 远程网 图82 Balance同构对称型多处理机
图8.2 Balance同构对称型多处理机
(2)曙光一号同构对称型多处理机 如图83所示,由4个CP和4个存储体组成。每个处理机由1个 MC88100和两个包含 Cache的存储控制器MC88200组成,主存容量为 64MB,可扩展到768MB。通过高速局部总线将4个CPU和存储器模块 连接起来,通过总线适配器和IO接口与远程网(X.25)、局域网( Ethernet)以及SCSI接口连接。 4个CPU Mc88100 MC88100 4×16MB MEM MEM 1 6MB I 6MB MMU MMU MMU MMU I-Cache D-Cache I-CacheD-Cache 可扩展到 768MB 高速系统BUS VME接口 VO BUS 100MBps BIT BUS 接口 4×RS232-C VBE BUS ScsI Ethernet 中断控制器 时钟 X.25 PROM 图8.3曙光一号同构对称型多处理机
（2）曙光一号同构对称型多处理机 如图8.3所示，由4个CPU和4个存储体组成。每个处理机由1个 MC88100和两个包含Cache的存储控制器MC88200组成，主存容量为 64MB，可扩展到768MB。通过高速局部总线将4个CPU和存储器模块 连接起来，通过总线适配器和I/O接口与远程网（X.25）、局域网（ Ethernet）以及SCSI接口连接。 图8.3 曙光一号同构对称型多处理机
2.异构非对称型多处理 是指系统中各处理机的结构及与总线的连接方式可以不同,存储器 模块的结构也可以不同,其示意如图8.4所示。除了主CPU和主存之外 ,还有多个专用处理机。字符处理机CIOP与外部字符设备连接,数据 处理机BIOP与外部数组设备连接,网络处理机NIOP用于外部联网,图 形处理机GIoP连接外部图形设备,ACOP是向量处理机。 主CPU 主存 高速系统总线 CIOP BIOP NIOP GIOP ACOP 图84异构非对称型多处理机示意图
2. 异构非对称型多处理机 是指系统中各处理机的结构及与总线的连接方式可以不同，存储器 模块的结构也可以不同，其示意如图8.4所示。除了主CPU和主存之外 ，还有多个专用处理机。字符处理机CIOP与外部字符设备连接，数据 处理机BIOP与外部数组设备连接，网络处理机NIOP用于外部联网，图 形处理机GIOP连接外部图形设备，ACOP是向量处理机。 图8.4 异构非对称型多处理机示意图