钱晓捷,微机原理与接口技术第4版—基于IA-32处理器和32位汇编语言 第2章 处理器结构 2.1处理器功能结构 2.2寄存器 2.3存储器组织 2.4汇编语言基础 2.5数据寻址方式
钱晓捷，微机原理与接口技术·第4版——基于IA-32处理器和32位汇编语言 第 2 章 处理器结构 2.1 处理器功能结构 2.2 寄存器 2.3 存储器组织 2.4 汇编语言基础 2.5 数据寻址方式
21处理器功能结构 理>从应用角度看到的处理器内部结构 接 8位CPU 通用寄存器 ze 1 Intel 8086 技 控制总战 术 地址总线 第 寄存器存器 地址总线 4 内部数总线 故而总线 数总线 版 控制急战 哲存加器防存排 指令队列 机 ALU 械 指令Cche(8KB) 分支预测 执行单元 分段单元 分页单元 业 寄存器 出 描述符 页高速 移位器 寄存暮 缓冲器 版 64位数据总线 预取缓冲器 来除法器 社 段变换器 页变换器 32位地址总续 U流水线 V流水线 控制总线接口6位 整数ALU整数ALU 浮点单元 FP 寄存器 译码器 预取队列 整数寄存器 乘法器 指令队列 预取电路 32位 加法器 nte|386译码单元 预取单元 Intel pentium 数据 Cache(8KB) 除法器
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 2.1 处理器功能结构 ➢ 从应用角度看到的处理器内部结构 Intel 386 8位CPU Intel Pntium Intel 8086
2.11处理器基本结构 微机原理与接口技术·第4版机械工业出版社 时序 指令寄存 指令译码 和 控制 控制总线 逻辑 通用 地址 地址 寄存器组寄存器组 总线 地址总线 控制 内部数据总线 数据 总线 数据总线 控制 版[暂存器[累加器】[标志奇器 1.算术逻辑单元 ALU 2.寄存器 3.指令处理单元
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 2.1.1 处理器基本结构 1. 算术逻辑单元 2. 寄存器 3. 指令处理单元 内部数据总线 控制总线 数据总线 地址总线 暂存器 累加器 ALU 标志寄存器 指 令 寄 存 指 令 译 码 时序 和 控制 逻辑 通 用 寄存器组 地 址 寄存器组 地址 总线 控制 数据 总线 控制
薇1.算术逻辑单元ALU 粤>计算机的运算器,负责处理器所能进行的各 蓍种运算,主要就是算术运算和逻辑运算 累加器结构的处理器 累加器( Accumulator) ■提供一个操作数 机 械 保存运算结果 亚标志(F1ag)寄存器 出 反映运算结果的辅助信息 社 例如:有无进借位、是否为零、是否为负等 也称为程序状态字(PSW)
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 1. 算术逻辑单元ALU ➢计算机的运算器，负责处理器所能进行的各 种运算，主要就是算术运算和逻辑运算 ➢累加器结构的处理器 累加器（Accumulator） 提供一个操作数 保存运算结果 ➢标志（Flag）寄存器 反映运算结果的辅助信息 例如:有无进借位、是否为零、是否为负等 也称为程序状态字（PSW）
微2.寄存器( Register 理>处理器内部需要高速存储单元,用于暂时存 放程序执行过程中的代码和数据 透明寄存器 第·对应用人员不可见、不能直接控制的寄存器 >可编程( Programmable)寄存器 械·具有引用名称、供编程使用 业●通用寄存器 数量较多、使用频度较高,具有多种用途 专用寄存器 只用于特定目的
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 2. 寄存器（Register） ➢处理器内部需要高速存储单元，用于暂时存 放程序执行过程中的代码和数据 ➢透明寄存器 对应用人员不可见、不能直接控制的寄存器 ➢可编程（Programmable）寄存器 具有引用名称、供编程使用 通用寄存器 数量较多、使用频度较高，具有多种用途 专用寄存器 只用于特定目的
微机原 3.指令处理单元 理>处理器的控制单元,它控制指令的执行和信 息的传输 指令执行的过程 第·取指:指令处理单元将指令从主存取出,并通 过总线传输到处理器内部的指令寄存器 译码:指令处理单元通过指令译码电路获得该 指令的功能 出 执行:指令处理单元的时序和控制逻辑按一定 的时间顺序发出和接收相应信号,完成指令所 要求的操作 取指一译码执行
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 3. 指令处理单元 ➢处理器的控制单元，它控制指令的执行和信 息的传输 ➢指令执行的过程 取指：指令处理单元将指令从主存取出，并通 过总线传输到处理器内部的指令寄存器 译码：指令处理单元通过指令译码电路获得该 指令的功能 执行：指令处理单元的时序和控制逻辑按一定 的时间顺序发出和接收相应信号，完成指令所 要求的操作 取指 译码 执行
2.1.28086的功能结构 地址加法器20位 AH AL BH BL CHCL通用寄存器 16位 DH DL DS SP 输入输出 BP ES 控制电路 IP DI 内部寄存器 16位 外部总线 执行部分 ALU 控制电路 123456 指令队列 标志寄存器 执行单元(EU) 总线接口单元(BIU)
2.1.2 8086的功能结构 1 2 3 4 5 6 内部寄存器 IP ES SS DS CS 输入/输出 控制电路 外 部 总 线 执行部分 ALU 控制电路 标志寄存器 AH AL BH BL CH CL DH DL SP BP SI DI 通用寄存器 地址加法器 指令队列 执行单元 （EU） 总线接口单元 （BIU） 16位 20位 16位
概1总线接口单元和执行单元 理>总线接口单元 接 ●指令队列、指令指针、段寄存器、地址加法器和总线控 技 制逻辑 术 管理与系统总线的接口,负责对存储器和外设访问 4>执行单元 版 ALU、通用寄存器、标志寄存器和控制电路 机 械 负责指令译码、数据运算和指令执行 业指令执行的两个主要阶段:取指和执行 版·取指:从主存取出指令代码进入指令队列 执行:译码指令、并发出有关控制信号实现指 令功能 取指一译码执行 指令演示
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 1. 总线接口单元和执行单元 ➢ 总线接口单元 指令队列、指令指针、段寄存器、地址加法器和总线控 制逻辑 管理与系统总线的接口，负责对存储器和外设访问 ➢ 执行单元 ALU、通用寄存器、标志寄存器和控制电路 负责指令译码、数据运算和指令执行 ➢指令执行的两个主要阶段：取指和执行 取指：从主存取出指令代码进入指令队列 执行：译码指令、并发出有关控制信号实现指 令功能 取指 译码 执行 指令演示
概2指令预取( Prefetch) 理>8086处理器的指令读取,实际上是指令预取 ●8086处理器维护着长度为6个字节的指令队列 术 EU单元译码、执行指令,同时BIU单元读取后续 指令 版·BIU和EU两个单元相互独立,可以并行操作 >最简单的指令流水线技术 亚>节省许多取指时间,提高了工作效率 醛>程序转移将使预取指令作废,降低了效率
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 2. 指令预取（Prefetch） ➢8086处理器的指令读取，实际上是指令预取 8086处理器维护着长度为6个字节的指令队列 EU单元译码、执行指令，同时BIU单元读取后续 指令 BIU和EU两个单元相互独立，可以并行操作 ➢最简单的指令流水线技术 ➢节省许多取指时间，提高了工作效率 ➢程序转移将使预取指令作废，降低了效率
薇21380386的功能结构 理>总线接口单元:为处理器提供同外部的接口 接 指令预取单元:先行读取指令 技 不>指令译码单元:从预取队列中取来指令,译码 第 4 成微指令代码 版 执行单元:ALU、乘法器、除法器和移位器等 机 >分段单元:逻辑地址变换成线性地址 出>分页单元:将线性地址变换成物理地址 版 社 各功能部件可以并行工作,进行流水线处理 示意图
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 2.1.3 80386的功能结构 ➢总线接口单元：为处理器提供同外部的接口 ➢指令预取单元：先行读取指令 ➢指令译码单元：从预取队列中取来指令，译码 成微指令代码 ➢执行单元：ALU、乘法器、除法器和移位器等 ➢分段单元：逻辑地址变换成线性地址 ➢分页单元：将线性地址变换成物理地址 各功能部件可以并行工作，进行流水线处理 示意图
