第四章意线与时序李永忠计算机硬件教研室
第四章 总线与时序 李永忠 计算机硬件教研室
要点微型机接口系统构成2.CPU内部结构与工作原理3.CPU引脚信号与工作模式CPU对接口的操作时序和总线周期5.8086的存储器和I0组织X86接口系统架构及其发展6
要点 1. 微型机接口系统构成 2. CPU内部结构与工作原理 3. CPU引脚信号与工作模式 4. CPU对接口的操作时序和总线周期 5. 8086的存储器和IO组织 6. X86接口系统架构及其发展
一、微型机接口系统构成内存1内存接口CPU数据线地址线控制线JLL过程控制接口输入接口外存接口智能仪器接口通信接口输出接口111A/D转换器键盘数字化仪点阵打印CRT显示终瑞数字化存储示波光笔图形输人激光打印液晶显硬盘键盘开关量输入调制解调器器，数字化万用表声音输入喷墨打印绘图仪光盘磁带D/A转换器TTY电传机扫描仪开关量输出X-Y记录仪
一、微型机接口系统构成
总线 (已讲)总线定义，意义，实际上由多种总线结构：单、双、三、多数据总线：一双向一宽度一内容：数据、状态、控制信息、命令地址总线：一单向一位数）内存容量控制总线：一CPU发出的读、写、中断相应信号等一接口发给CPU：时钟信号、中断请求、DMA请求、准备就绪等接口与外设间的信号一数据信号，地址信号、控制信号一不像CPU与接口那么统一规范。根据接口和外设类型不同而不同
总线（已讲） 总线定义，意义，实际上由多种总线结构：单、双、三、多 数据总线： – 双向 – 宽度 – 内容：数据、状态、控制信息、命令 地址总线： – 单向 – 位数-〉内存容量 控制总线： – CPU发出的读、写、中断相应信号等 – 接口发给CPU：时钟信号、中断请求、DMA请求、准备就绪等 接口与外设间的信号 – 数据信号，地址信号、控制信号 – 不像CPU与接口那么统一规范。根据接口和外设类型不同而不同
系统地址线内都地址线地址晶体振荡锁存XT软驱控制卡ILRDY1O时中RES丝央通处道CLK系统数据线生理内部数据线数据XT硬控制卡P器器缓冲控制中断号SREADY中新请求线准备00(8259)01INTRXT打印机就绪中断状态线控制卡中断请求控制LIINTAO逻辑715扩中断应答S2SSo展存储器读MEMR槽XT电行口存储器写CLKMEMW控制卡总线O读TORL控制器VO写TOWCEN数据一命令允许定时地址逻辑XT图形显示控制(8253)控制卡L数据并行地址实时钟等得状态逻辑接口逻辑控制(8255)系数据AT软驱硬驱统DMA控制卡总线请求地址HREO总逻辑控制HOLD总线应答(8237)线总线主控MASTER数据（仅AT有）AT車口并口控制卡地址键盘PC/XT系统主接口控制L板结构框图
PC /XT 系统主 板结构框图
AthlonSYSCLK.SYSCLK#INTR.NML.SMI#.STPCLK#HostCPUIGNNE#.FERR#.A20M#1Addre'ssData价NN24PWROKINIT#.RESET#OuttnMCKEMemory BusGCLKKX133SDRAM3DAGPBusGraphicsVT8371MCLKGCKRUN#ControllerNorth BridgeClockHCLKBuffer516BGAPCLKPCKRUN#PCIBusPCLKSDSCLK.SUSST1#CPUSTP#ClockBLOSROMPCISTPHSuperGeneratorATA.33/66SMBusSouthUSB Ports0-3PowerPlane &PeripheralControl-GPIOandACPIEvcmsAC97AudioCodecAC97HardwareMonitoringinputsLinkMC97ModemCodec-Keyboard/PS2MouseVT82C686ASerialPorts1and2ISA BusSouth BridgeParallelPort486/586系统352BGAFloppyDriveInterfaceRTC主板结构框图MIDI/GamePortsCrystal
486 /586 系统 主板结构框图
二、CPU内部结构与工作原理通用寄存器20位，AB1.内AH累加器AXAL地址加法器部结构图ZBLBXBH基址寄存器CHCL计数寄存器CXDB8088:8位DXDLDH数据寄存器8086:16位SP堆栈指针CS指针寄存器基址指针BPDS段寄存器DI目的变址SS变址寄存器SI源变址ES两级流水结构；IP总线分时复用；ALUDB16位指令指针内部暂存器存储空间分段管理；运算数暂存器指令集丰富；指令队列总线18086/8088寄存器组丰富。EU023456控制电路外部总线18位控制电路ALU80888086标志寄存器总线接口单元（BIU）执行单元（EU)
二、 CPU内部结构与工作原理 • 两级流水结构； • 总线分时复用； • 存储空间分段 管理； • 指令集丰富； • 寄存器组丰富。 1.内 部 结 构 图
2.BIU与EU各自组成、各自功能、并行工作过程AB■指令A：（AL）—-内存直接地BIU：■指令B:MOV立即数-—-BLAXAHCPU与外部(MI/O)接口A■指令C：（内存直接地址）一电址加法BXBH提供总线信号指令D：4字节指令CHDBCXCIDHDL■指令E：2字节指令完成所有总线操DXCSSP作DSBPDI功能：SSSIES地址形成(逻辑一1IP物理地址)存物内取指令(CS:IP)运算数暂存器指令队列DB指令排队总线控制AR294516路电路读/写操作数1CR总线控制容量：k-标志寄存器mEU:.负责全部指令的译码和执执行部件（EU)总线接口单元（BIU）！-行向BIU提供数据和地址管理寄存器及标志BIU取指令D，EU分析执行指令C
2.BIU与EU 各自组成、各自功能、并行工作过程 BIU： CPU与外部(M I/O)接口 提供总线信号 完成所有总线操 作 功能： 地址形成(逻辑→ 物理地址) 取指令(CS:IP)、 指令排队 读/写操作数 总线控制容量：km EU： 负责全部指令的译码和执 行 向BIU提供数据和地址管 理寄存器及标志
386的组成和工作原理存储管理部件MMU分页帮件执行部件分段部件总线接口部件PUSUEUBIU有效地址总线HOLD.INTR.NMI32位输入请求/ERROR/BUSY如法器加法器判优器RESET,HLDA32位有效地址总线34位理高速描述符地中春储#32位寄存器总线控制址t电和C界限利ACPEPA属性PALBE0--BE3地址beA2A31驱动器获M//TU,D//C1内部制总线取流水线W//R,LOCK1总线宽ADS,NA.度控制BSIG,READYMUX/DOD31收发器预取器指令车码和32位V界限校状态择码器正验器标志16字节搭聘包译码预取肤ROM令队列32位重新开始ALU控制32位控制部件专用ALU总线数据部件译码器指令预取部件IDUIPU地址生成取操作数指令预取指令译码执行指令存储结果
386的组成和工作原理
3.内部寄存器15870AL累加器AH基址寄存器BHBL通用寄存器计数器CHCLDL数据寄存器DH0T5堆栈指示器SP指针基址指示器BP和变址源变址器SI寄存器目的变址器DI015控制指令指示器IP寄存器标志寄存器FR150代码段寄存器CSDS数据段寄存器段寄存器ss堆栈段寄存器ES附加段寄存器
3.内部寄存器 15 0 S P 堆栈指示器 B P 基址指示器 S I 源变址器 DI 目的变址器 指 针 和变址 寄存器 15 8 7 0 AH AL 累加器 B H B L 基址寄存器 CH CL 计数器 DH DL 数据寄存器 通 用 寄存器 15 0 IP 指令指示器 FR 标志寄存器 控 制 寄存器 15 0 CS 代码段寄存器 DS 数据段寄存器 S S 堆栈段寄存器 ES 附加段寄存器 段寄存器