EDA技术应用 教材:姜雪松,刘东升,硬件描述语言一VHDL教程,西安交通大学出版 社,第1版,2004年 黑龙江大喾物理斛学与枚术学院蓁喜平
EDA技术及应用 黑龙江大学物理科学与技术学院 蔡喜平 教材：姜雪松，刘东升，硬件描述语言—VHDL教程，西安交通大学出版 社，第1版，2004年
第一章论 11EDA的基本概念 EDA Electronic Design Automation 以计算机为工作平台、以EDA软件工具为开发环境,以电子系统设计为 应用方向的电子产品自动化设计过程。 EDA软件工具: PSPICE PROTELCAP Workbench 一Tadi七 ional EDA MAX+plus ll For asic PlD Quartus ll ASIC Application Specific Integrated Circuit 专用集成电路 PLD Programmable Logic Device 可编程逻辑器件
第一章 绪 论 1.1 EDA的基本概念 EDA – Electronic Design Automation 以计算机为工作平台、以EDA软件工具为开发环境，以电子系统设计为 应用方向的电子产品自动化设计过程。 PSPICE, PROTEL, ICAP, Workbench EDA软件工具： MAX+plus II Quartus II For ASIC & PLD ASIC – Application Specific Integrated Circuit 专用集成电路 PLD – Programmable Logic Device 可编程逻辑器件 -Traditional EDA
1.aSIC PLD Fu11 Custom全定制 Asc:为专门用途设计的集成电路{ Semi Custom半定制 PLD 13PLD的发展概述 ●1 st generation:二十世纪七十年代初期 PROM - Programmable Read-Only Memory 可编程只读存储器:只能写一次,不可擦除或重写 EPROM Erasable pron E-Electrically Erasable PROM ●2 nd Generation:二十世纪七十年代中期 PLA Programmable Logic Array
1.2 ASIC & PLD ASIC: 为专门用途设计的集成电路 Full Custom 全定制 Semi Custom 半定制 PLD 1.3 PLD的发展概述 ⚫1st Generation: 二十世纪七十年代初期 PROM – Programmable Read-Only Memory 可编程只读存储器：只能写一次，不可擦除或重写 EPROM – Erasable PROM E2PROM – Electrically Erasable PROM ⚫2nd Generation:二十世纪七十年代中期 PLA – Programmable Logic Array
●3 rd Generation:二十世纪七十年代末期一AMD公司 PAL Programmable Array logic ●4 th Generation:二十世纪八十年代初期-Late公司 GAL Generic Array Logic 电可擦写、可重复编程、可设置加密位 特点:PAL和GAL结构简单,易于编程,但规模小,难以实现复杂的 逻辑功能 ●5 th Generation:二十世纪八十年代中期一 Altera公司 EPLD Erasable PlD 集成度比GAL高很多 ●6 th Generation: FPGA- Field Programmab1 e Gate Array现场可编程门阵列 1985年, Xilinx公司推出 CPLD Complex Programmable logic Device 复杂可编程逻辑器件 20世纪90年代初期出现
⚫3rd Generation:二十世纪七十年代末期 – AMD公司 PAL – Programmable Array Logic ⚫4th Generation:二十世纪八十年代初期 – Lattice公司 GAL – Generic Array Logic 电可擦写、可重复编程、可设置加密位 特点：PAL 和GAL结构简单，易于编程，但规模小，难以实现复杂的 逻辑功能 ⚫5th Generation:二十世纪八十年代中期 – Altera公司 EPLD – Erasable PLD 集成度比GAL高很多 ⚫6th Generation: FPGA – Field Programmable Gate Array 现场可编程门阵列 1985年，Xilinx公司推出 CPLD – Complex Programmable Logic Device 复杂可编程逻辑器件 20世纪90年代初期出现
1. 4 CPlD FPGa
1.4 CPLD & FPGA
141cPLD和FPGA的基本结构 可编程逻辑单元 可编程Q单元 编程连线阵 程 0单 列 cPLD的基本结构框图
1.4.1 CPLD和FPGA的基本结构 可 编 程 I/O 单 元 可 编 程 连 线 阵 列 可 编 程 I/O 单 元 可编程逻辑单元 CPLD的基本结构框图
1、可编程逻辑单元 由与阵列、或阵列、触发器和多路选择器组成 2、可编程连线阵列 3、可编程MO单元 4、辅助模块 JTAG(联合测试组)编程模块:用于在系统编程 全局时钟、全局复位置位、全局使能模块
1、可编程逻辑单元 由与阵列、或阵列、触发器和多路选择器组成 2、可编程连线阵列 3、可编程I/O单元 4、辅助模块 ➢JTAG(联合测试组）编程模块：用于在系统编程 ➢全局时钟、全局复位/置位、全局使能模块
142cPLD和FPGA的异同 ■结构不同 cPLD基于乘积项结构;FPGA基于查找表加寄存器结构 ■FPGA中触发器数量比cPLD中丰富: cPLD适合于完成组合逻辑电路 FPGA适合于完成时序逻辑电路 CPLD的速度比FPGA快 FPGA的集成度比cPLD高,具有更复杂的连线结构和逻辑实现 FPGA比cPLD在编程上具有更大的灵活性 ■cPLD比FPGA使用起来更方便,保密性更强 cPLD适合纯组合逻辑系统的设计 FPGA适合处理复杂的协议,或在设计中使用大量时序元件的情况
1.4.2 CPLD和FPGA的异同 ◼结构不同： CPLD基于乘积项结构；FPGA基于查找表加寄存器结构 ◼FPGA中触发器数量比CPLD中丰富： CPLD适合于完成组合逻辑电路 FPGA适合于完成时序逻辑电路 ◼CPLD的速度比FPGA快 ◼FPGA的集成度比CPLD高，具有更复杂的连线结构和逻辑实现 ◼FPGA比CPLD在编程上具有更大的灵活性 ◼CPLD比FPGA使用起来更方便，保密性更强 CPLD适合纯组合逻辑系统的设计 FPGA适合处理复杂的协议，或在设计中使用大量时序元件的情况
1.4.3Atea公司常用cPLD/FPGA系列 APEX系列30000150000,最多可提供4个锁相环 高密度FPGA1sa系列39单幸高动的RA EPF10K1020.3040.50 FLEX系列 10000~250000门,工作频率204MHz,Wo 兼容PC总线,提供锁相环 产品分类低成本 FPGA ACEX系 EP1K1030.50.100 10000~150000门,o兼容PC总线,提供 锁相环 Cyclone系列2910-200门,提供锁相环 EP610,6101,9109101,1810 Classic系列 300~900门,工作频率100MHz,“零功率”模式 CPLD MAX系列 EPM3032A,3064A,3128A,3256A 600~12000门,工作频率2273MHz
1.4.3 Altera公司常用CPLD/FPGA系列 产品分类 高密度FPGA 低成本FPGA CPLD APEX系列 Stratix系列 FLEX系列 ACEX系列 Cyclone系列 Classic系列 MAX系列 EP610,6101,910,9101,1810 300~900门，工作频率100MHz, “零功率”模式 EPM3032A,3064A, 3128A, 3256A 600~12000门，工作频率227.3MHz EPF10K10,20,30,40,50 10000~250000门，工作频率204MHz, I/O 兼容PCI总线，提供锁相环 EP1K10,30,50,100 10000~150000门， I/O兼容PCI总线，提供 锁相环 2910~20060门， 提供锁相环 300000~1500000门， 最多可提供4个锁相环 高达79040个逻辑单元，7.5Mb的RAM, 提供DSP模块，工作频率高达420MHz
1.5 QuartusⅢ软件开发流程 最计输入 绵合 功耗分析 布局布 时序分析 防真 时序鏝 编程和配
1.5 Quartus II 软件开发流程 设计输入 综合 布局布线 时序分析 仿真 编程和配置 功耗分析 调试 工程更改管理 时序逼近