UNI 公 l898 集成电路设计实习Ⅵ LSI Design Labs 综合实验:数字半定制设计 定时器的设计 2011-2012 Institute of Microelectronics Peking University eserved
2011-2012 All rights reserved Institute of Microelectronics Peking University 集成电路设计实习 VLSI Design Labs 综合实验：数字半定制设计 定时器的设计
实验目的及规划 ●目的 ●加深对理论课学习部分内容的理解 ●掌握传统的数字集成电路设计方法 ●规划 ●分上机实验、流片测试和实验报告等三个部分 ●本学期完成上机实验、流片准备和实验报告 ●流片计划待定 ●分工 ●建议2人一组,一人主要负责数字前端设计,一人主要负责数字后端 设计 二人分各自章节撰写,共同完成1份实验报告 Institute of Microelectronics, Peking University 集成电路设计实习一综合实验 Copyright O 2011-2012 定时器设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－综合实验 定时器设计 实验目的及规划 目的 加深对理论课学习部分内容的理解 掌握传统的数字集成电路设计方法 规划 分上机实验、流片测试和实验报告等三个部分 本学期完成上机实验、流片准备和实验报告 流片计划待定 分工 建议2人一组，一人主要负责数字前端设计，一人主要负责数字后端 设计 二人分各自章节撰写，共同完成1份实验报告 Page 2
实验内容 ●采用半定制设计的方法,设计一款简单的满足设计指标的定时器 RST CLK AM PM DISPLAY SET TIME DISPI[13: 0I HRS TOP MINS DISP2 13: 0 ALARM SPEAKER OUT TOGGLE SWITCH Institute of Microelectronics, Peking University 集成电路设计实习一综合实验 Copyright O 2011-2012 定时器设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－综合实验 定时器设计 实验内容 采用半定制设计的方法，设计一款简单的满足设计指标的定时器 Page 3 端口定义
实验内容 ●端口定义 端口名 位宽:单位bt 说明 RST 系统复位,低电平有效 CLK 系统时钟 HRS 设置“小时”信号,高电平有效 MINS 设置“分钟”信号,高电平有效 SET TIME 设置时间有效信号,高电平有效 SET ALARM 设置闹铃有效信号,高电平有效 TOGGLE SWITCH 打开/关闭报时控制信号,高电平有效 Institute of Microelectronics, Peking University 集成电路设计实习一综合实验 Copyright O 2011-2012 定时器设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－综合实验 定时器设计 实验内容 端口定义 Page 4 端口名 位宽：单位bit 说明 RST 1 系统复位，低电平有效 CLK 1 系统时钟 HRS 1 设置“小时”信号，高电平有效 MINS 1 设置“分钟”信号，高电平有效 SET_TIME 1 设置时间有效信号，高电平有效 SET_ALARM 1 设置闹铃有效信号，高电平有效 TOGGLE_SWITCH 1 打开/关闭报时控制信号，高电平有效
芯片结构 ●芯片内部信号通过|O单元连接到外部信号,这些O单元构成 环形结构,成为 pad frame ●本实验中采用SM|C35单元库中 部分设计,推荐输入采用P(PAL VDD和VSS作为“电源”和“ 构的 PCORNER单元和填充单元 )等可以构成 pad frame。 定时器 Institute of Microelectronics, Peking University 集成电路设计实习一综合实验 Copyright◎2011-2012 定时器设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－综合实验 定时器设计 芯片结构 芯片内部信号通过IO单元连接到外部信号，这些IO单元构成 环形结构，成为pad frame。 本实验中采用SMIC35单元库中提供的IO单元，为了简化这 部分设计，推荐输入采用PI(PAD,C)，输出采用PO2(PAD,I) ，VDD和VSS作为“电源”和“地”的IO，加上构成环形结 构的PCORNER单元和填充单元（PFILLER50、PFILLER20 ）等可以构成pad frame。 Page 5
实验报告要求 ●实验报告包括实验目的、实验过程(结构设计、电路设计、版图 设计)、实验结论等部分组成。 ●实验报告的格式以本文的word文档作为模板,应该包括封面、目 录、前言、章节、总结和参考资料等内容。 ●分组实验2人一组,一人主要负责数字前端设计,一人主要负责数 字后端设计。二人各自负责相关章节的撰写,共同完成1份实验报 Institute of Microelectronics, Peking University 集成电路设计实习一综合实验 Copyright O 2011-2012 定时器设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－综合实验 定时器设计 实验报告要求 实验报告包括实验目的、实验过程（结构设计、电路设计、版图 设计）、实验结论等部分组成。 实验报告的格式以本文的word 文档作为模板，应该包括封面、目 录、前言、章节、总结和参考资料等内容。 分组实验2人一组，一人主要负责数字前端设计，一人主要负责数 字后端设计。二人各自负责相关章节的撰写，共同完成1份实验报 告。 Page 6
祝实验顺利 Institute of Microelectronics, Peking University 集成电路设计实习一综合实验 Copyright O 2011-2012 定时器设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－综合实验 定时器设计 祝实验顺利！ Page 7
