《数字电路与逻辑设计》课程实验指导（数字电路实验）实验二集成逻辑门的参数测试.doc_大学文库

实验二集成逻辑门的参数测试、实验目的掌握Tm及CMOS与非门电路主要参数的意义及其测试方法。 2,熟零电子技术实验箱的基本功能和使用方法。二、实哈器材 (一)申子技术实验饼 (二)双踪示波器 (三)万用表 (四)组件74LS0074HC0074LS20 三、实验原理与非门在一定工作条件下的参数直接反映了它的性能优劣。 1. 与非门参数空载导通与空载截止电流是指输入端全部悬空，输出端空载，与非门处于导通状态时，电源供给的电流。是指输入端接低电平，输出端空载，与非门处于截止状态时，电源供给的电流，和的大小标志着与非门在静态下功耗的大小，空载导通功耗的大小标志着与非门在静态下功耗的大小，空载导而功耗和空载截止功耗和越小越好。由干门电路在导通状态时较大，一般产品手册给出的功耗是指的 (2)低电平输入电流是指当一个输入端接地，而其他输入端悬空时，流向接地端的电流，又称输入短路电流。的大小关系到前一级门电路的能带动负载的个数。74S20的典型值，最大值。注意过大或过小都不好。若太大，增加了前一段的负载，使前一级取动门的个数减少：而太小，说明集成电路也有问颗，不能正常工作 (3)高电平输入电流是指当一个输入端接高电平，而其他输入瑞接地时，流过接高电平输入端的电流，又粉简入交叉路国电流。它主要由多发射极管的寄生的NPN管效应及漏电流引起的，主要作为前级门输出为高电平时的拉电流。当太大时，就会因为“拉出”电流太大，而使前级门输出高由平降低！ (4)输入开门电平Vo和关门电平Vo Vo是指与非门输出端接额定负载时，使输出处于低电平状态时所允许的最小输压。换句话说，为了使与非门处于导通状态，输入电平必须大于VoN74ls20的VoN≤1.8V,VoL=0.4V。 VoF是指使与非门输入处于高电平状态所允许的最大输入电压。 TL与非门的电压传输特性，它表示输入电压从零电平渐升到高电平时，输出电压的变化。在TTL与非门的传输特性中，若VO和Vor两个数值越靠近，越接近同一数值（阀门电平 VT)就说明与非门的特性曲线转换越陡，抗干扰能力越强 (5)输出高电平VO、是指与非门一个以上的输入端接地或接地电平时，输出电压的大小此时门电路处于截止状态。如输出空载，Vo在3.6V左右，当输出端接有拉电流负载时，VOH 将降低。741s20:2.4V≤V0阳≤4.2V」 VoL是指与非门的所有输入端均接高电平时，输出电压的大小。此时门电路处于导通状态 V的大小主要由T5管的饱和深度和外接负载的灌电流来决定如输出空载，V约为0.1V 左右：输出接额定负载，741s20的Vo1≤0.4V: (6)扇出系数N N是说明输出端负载能力的一项参数，它表示驱动同类型门电路的数目。N的大小主

实验二集成逻辑门的参数测试一、实验目的 1．掌握 TTL 及 CMOS 与非门电路主要参数的意义及其测试方法。 2．熟悉电子技术实验箱的基本功能和使用方法。二、实验器材（一）电子技术实验箱（二）双踪示波器（三）万用表（四）组件 74LS00 74HC00 74LS20 三、实验原理与非门在一定工作条件下的参数直接反映了它的性能优劣。 1．TTL 与非门参数（1）空载导通电流与空载截止电流是指输入端全部悬空，输出端空载，与非门处于导通状态时，电源供给的电流。是指输入端接低电平，输出端空载，与非门处于截止状态时，电源供给的电流，和的大小标志着与非门在静态下功耗的大小，空载导通功耗的大小标志着与非门在静态下功耗的大小，空载导通功耗和空载截止功耗和越小越好。由于门电路在导通状态时较大，一般产品手册给出的功耗是指的（2）低电平输入电流是指当一个输入端接地，而其他输入端悬空时，流向接地端的电流，又称输入短路电流。的大小关系到前一级门电路的能带动负载的个数。74LS20 的典型值，最大值。注意过大或过小都不好。若太大，增加了前一段的负载，使前一级驱动门的个数减少；而太小，说明集成电路也有问题，不能正常工作。（3）高电平输入电流是指当一个输入端接高电平，而其他输入端接地时，流过接高电平输入端的电流，又称输入交叉路漏电流。它主要由多发射极管的寄生的 NPN 管效应及漏电流引起的，主要作为前级门输出为高电平时的拉电流。当太大时，就会因为“拉出”电流太大，而使前级门输出高电平降低。（4）输入开门电平 VON 和关门电平 VOFF V0N 是指与非门输出端接额定负载时，使输出处于低电平状态时所允许的最小输压。换句话说，为了使与非门处于导通状态，输入电平必须大于 VON,74ls20 的 VON≤1.8V，VOL=0.4V 。 VOFF 是指使与非门输入处于高电平状态所允许的最大输入电压。 TTL 与非门的电压传输特性，它表示输入电压从零电平渐升到高电平时，输出电压的变化。在 TTL 与非门的传输特性中，若 VON 和 VOFF 两个数值越靠近，越接近同一数值（阀门电平 VT）就说明与非门的特性曲线转换越陡，抗干扰能力越强。（5）输出高电平 VON 是指与非门一个以上的输入端接地或接地电平时，输出电压的大小此时门电路处于截止状态。如输出空载，VOH 在 3.6V 左右，当输出端接有拉电流负载时，VOH 将降低。74ls20：2.4V≤VOH≤4.2V 。 VOL 是指与非门的所有输入端均接高电平时，输出电压的大小。此时门电路处于导通状态。 VOL 的大小主要由 T5 管的饱和深度和外接负载的灌电流来决定。如输出空载，VOL 约为 0.1V 左右；输出接额定负载，74ls20 的 VOL≤0.4V。（6）扇出系数 N N 是说明输出端负载能力的一项参数，它表示驱动同类型门电路的数目。N 的大小主

要受输出低电平时，输出端允许灌入的最大负载电流的限制，如灌入的负载电流超出该数值，输出低电平将显著抬高，造成下级逻辑电路的错误动作。74LS20的N≥8，VoL=04V. (7)平均传输延迟时间TP四 TD是指与非门输出波形相对于输入波形的延时。如图1-2所示，V1为输入波形，VO 为输出波形。若导通延时TD跳为输出波形上升沿的50%相对于输入波形下降沿的50%之间的时间间隔，平均延时就是T=1/2(T+T附) 平均传输延迟时间是衡量门电路开关速度的一个重要指标.TTL电路的TPD一般在10s 到40ns之间 741S20为中速与非门，其Tm为20~40ns 2.CMOS与非门参数实验中测试时用74HC00与非门，其参数见表3.14-2 (1)静态器件电流(D):静态情况下电源提供的电流。无论输入端为高电平或低电平，与地之间均不存在电流通路，只有一些二极管或三极管的漏申流。测试电路如客 3-1413所 (2)输出高电平和低电平（和）：测试电路如图3-14-14。注意与测试T与非门所用的士 3-145和图3-14-6不同，CM0S与非门的输入端不得悬空。 (3)躁声容限：定义与TTL与非门相同，其中和分别要求为4V和0.1V。因此测出和既可求得躁声容限。测量方法与Ⅱ类似，但需注意无用的输入端必须接高电平。 (4)平均延迟(tpd:定义与TT相同，测试方法与TL类似。 3.数字逻辑集成电路使用注意事项数字逻辑集成电路种类繁多，不同型号数字逻辑集成电路有各自要求的特殊注意事项。这里只对常用的较简单器件做一般的说明。 ①TT器件 A 正确辨认引出线：双列直插封装集成电路的顶视图锁口在左方时，引出线从左下发方起逆时针顺序为1、2、3、，如图所示。 B.电源电压为+5V, 一般允许在士10%范围内变化，不可超出太多，否则易损坏器件。 C.闲置的输入端只能接高电平或悬空，不能接低电平。 D。给出端不能直接接+5V或地。 E.实际应用中扇出系数要留有格量。 ②CMOS器件 A.电源电压VDD可在2~6V之间。 B.防止静电击穿：由于CMOS是高输入阻抗器件，播极输入端易受静电干扰而损坏，所以存放时应置于金属容器或抗静电的塑料容器内。焊接时格铁头要接地良好。 C.闲置的输入端不得悬空，对于正逻辑与非门应接高电平或电源，对于负逻辑与非门应接 D.信号源与电源的配合：要开电源，后接入信号源，信号源信号峰值要小于电源电压V心值。实验结束要先去除信号源，然后关电源。 E.输出端不要接地或电源。 F,与TⅡ接口问题：对于用4LS系列TT组成的电路，全部TT集成电路均可用74HC 系列的CMOS集成电路替换。若电路为TTL与CMOS混用时，则74HC系列驱动74LS 系列与非门，可直接连接：但74LS系列驱动CM0S与非门则不能直接连接，因74 的输出高电平VoN=2.7V,而CMOS要求的输入高电平V3.5V,所以需将TTL输出端用电阻R接至电源，拉高其输出电平。四、实验内容及主要步骤

要受输出低电平时，输出端允许灌入的最大负载电流的限制，如灌入的负载电流超出该数值，输出低电平将显著抬高，造成下级逻辑电路的错误动作。74LS20 的 N≥8，VOL=0.4V。（7）平均传输延迟时间 TPD TPD 是指与非门输出波形相对于输入波形的延时。如图 1-2 所示，VI 为输入波形，VO 为输出波形。若导通延时 TPDL 为输出波形上升沿的 50％相对于输入波形下降沿的 50％之间的时间间隔，平均延时就是 TPD=1／2（TPD+TPDH）平均传输延迟时间是衡量门电路开关速度的一个重要指标。TTL 电路的 TPD 一般在 10 ns 到 40ns 之间。74LS20 为中速与非门，其 TPD 为 20～40ns 2．CMOS 与非门参数实验中测试时用 74HC00 与非门，其参数见表 3-14-2。（1）静态器件电流（ID）：静态情况下电源提供的电流。无论输入端为高电平或低电平，与地之间均不存在电流通路，只有一些二极管或三极管的漏电流。测试电路如图 3-14-13 所示。（2）输出高电平和低电平（和）：测试电路如图 3-14-14。注意与测试 TTL 与非门所用的土 3-14-5 和图 3-14-6 不同，CMOS 与非门的输入端不得悬空。（3）躁声容限：定义与 TTL 与非门相同，其中和分别要求为 4V 和 0.1V。因此测出和既可求得躁声容限。测量方法与 TTL 类似，但需注意无用的输入端必须接高电平。（4）平均延迟（tpd）：定义与 TTL 相同，测试方法与 TTL 类似。 3．数字逻辑集成电路使用注意事项数字逻辑集成电路种类繁多，不同型号数字逻辑集成电路有各自要求的特殊注意事项。这里只对常用的较简单器件做一般的说明。 ①TTL 器件 A．正确辨认引出线：双列直插封装集成电路的顶视图锁口在左方时，引出线从左下发方起逆时针顺序为 1﹑2﹑3﹑.，如图所示。 B．电源电压为+5V，一般允许在±10﹪范围内变化，不可超出太多，否则易损坏器件。 C．闲置的输入端只能接高电平或悬空，不能接低电平。 D．输出端不能直接接+5V 或地。 E．实际应用中扇出系数要留有裕量。 ②CMOS 器件 A．电源电压 VDD 可在 2～6V 之间。 B．防止静电击穿：由于 CMOS 是高输入阻抗器件，栅极输入端易受静电干扰而损坏，所以存放时应置于金属容器或抗静电的塑料容器内。焊接时烙铁头要接地良好。 C．闲置的输入端不得悬空，对于正逻辑与非门应接高电平或电源，对于负逻辑与非门应接地。 D．信号源与电源的配合：要开电源，后接入信号源，信号源信号峰值要小于电源电压 VDD 值。实验结束要先去除信号源，然后关电源。 E．输出端不要接地或电源。 F．与 TTL 接口问题：对于用 74LS 系列 TTL 组成的电路，全部 TTL 集成电路均可用 74HC 系列的 CMOS 集成电路替换。若电路为 TTL 与 CMOS 混用时，则 74HC 系列驱动 74LS 系列与非门，可直接连接；但 74LS 系列驱动 CMOS 与非门则不能直接连接，因 74LS 的输出高电平 VON=2.7V，而 CMOS 要求的输入高电平 VIH=3.5V，所以需将 TTL 输出端用电阻 R 接至电源，拉高其输出电平。四、实验内容及主要步骤

《数字电路与逻辑设计》课程实验指导（数字电路实验）实验二 集成逻辑门的参数测试

《数字电路与逻辑设计》课程实验指导（数字电路实验）实验二集成逻辑门的参数测试