《通信原理实验》课程电子教案（PPT讲稿）数字系统设计与FPGA应用实验——第04讲 同步数字系统设计基础

第四讲同步数字系统设计基础 西安邮电学院通信工程系 第四讲同步数字系统设计基础 ?数字系统的分层和分域描述 冬现代数字系统设计方法 冬数字系统RTL级设计方法 本讲要点和实验要求

第四讲 同步数字系统设计基础 西安邮电学院通信工程系 第四讲 同步数字系统设计基础 ❖ 数字系统的分层和分域描述 ❖ 现代数字系统设计方法 ❖ 数字系统RTL级设计方法 ❖ 本讲要点和实验要求

第四讲同步数字系统设计基础 西安邮电学院通信工程系 数字系统的描述 数字系统常采用分层描述的方法，实践证明这是 行之有效的，因为： 。分层次反映了事物的内在联系，可使大化小， 复杂变简单。 冬分层次可将一些细节隐藏起来，减少每次处理 事物的数量，便于控制事物复杂度。 冬分层次可以实现模块化的设计

第四讲 同步数字系统设计基础 西安邮电学院通信工程系 数字系统的描述 数字系统常采用分层描述的方法，实践证明这是 行之有效的，因为： ❖分层次反映了事物的内在联系，可使大化小， 复杂变简单。 ❖分层次可将一些细节隐藏起来，减少每次处理 事物的数量，便于控制事物复杂度。 ❖分层次可以实现模块化的设计

-d 第四讲同步数字系统设计基础 西安邮电学院通信工程系 数字系统描述可按抽象层次不同划分为行为域、 结构域和物理域描述： 行为域 结构域 体系结 系统规格 构框图 算法行为 模块 框图 RTL 网表 布尔方程 逻辑门 传递函数 晶体管 版图 单元 宏单元 模块 系统实现 物理域

第四讲 同步数字系统设计基础 西安邮电学院通信工程系 数字系统描述可按抽象层次不同划分为行为域、 结构域和物理域描述 ： 行为域 结构域 物理域 体系结 构框图 模块 框图 网表 逻辑门 系统规格 算法行为 RTL 布尔方程 传递函数 晶体管 版图 单元 宏单元 模块 系统实现

第四讲同步数字系统设计基础 西安邮电学院通信工程系 现代数字系统设计方法 系统级人子设计 行为域 结构域 模块级人工设计 体系结 系统规格 构框图 行为综合 算法行为 模块 RTL综合 框图 RTL 网表 布尔方程 逻辑门 传递函数 晶体管 单元映射、 单元(LE) 布局、布线 物理域

第四讲 同步数字系统设计基础 西安邮电学院通信工程系 现代数字系统设计方法 行为域 结构域 物理域 体系结 构框图 模块 框图 网表 逻辑门 系统规格 算法行为 RTL 布尔方程 传递函数 晶体管 系统级人工设计 RTL综合 行为综合 模块级人工设计 单元（LE） 单元映射、 布局、布线

第四讲同步数字系统设计基础 -000H 西安邮电学院通信工程系 系统规格(specification) 系统规格是数字系统设计的目标。包括： 数字系统功能的描述。常用功能框图、功能 说明、时序图、C语言及system C等描述。 I/0引脚的描述，如功能、排列、驱动能力、 电平等 定时的描述，如引脚建立保持时间、时序要 求、时钟频率等。 其它物理参数，如功耗、极限参数、封装等

第四讲 同步数字系统设计基础 西安邮电学院通信工程系 系统规格 （specification） 系统规格是数字系统设计的目标。包括： ❖数字系统功能的描述。常用功能框图、功能 说明、时序图、C语言及system C等描述。 ❖I/O引脚的描述，如功能、排列、驱动能力、 电平等。 ❖定时的描述，如引脚建立保持时间、时序要 求、时钟频率等。 ❖其它物理参数，如功耗、极限参数、封装等

第四讲同步数字系统设计基础 西安邮电学院通信工程系 系统体系结构设计（系统设计) 按系统规格的要求，人工设计系统的体系结构， 划分系统功能块，并给出系统的设计规范： 。功能块、输入输出接口定义及时序要求。 冬时钟域划分，跨时钟域异步电路划分。 系统和功能块的复位处理方法。 ·系统和功能块的测试方法。 冬对复杂设计需建立系统的行为模型

第四讲 同步数字系统设计基础 西安邮电学院通信工程系 系统体系结构设计（系统设计） 按系统规格的要求，人工设计系统的体系结构， 划分系统功能块，并给出系统的设计规范: ❖功能块、输入输出接口定义及时序要求。 ❖时钟域划分，跨时钟域异步电路划分。 ❖系统和功能块的复位处理方法。 ❖系统和功能块的测试方法。 ❖对复杂设计需建立系统的行为模型

第四讲同步数字系统设计基础 西安邮电学院通信工程系 功能块的算法模型 心一般功能块总是完成一个确定的任务，可以采 用算法模型描述。 算法模型描述了模块硬件的行为，但不关心硬 件具体实现的方法。 算法模型是事件驱动的，不含严格的时钟信息， 类似于软件的程序，可用C、DL语言描述。现 在也较多采用MATLAB,system C等语言描述

第四讲 同步数字系统设计基础 西安邮电学院通信工程系 功能块的算法模型 ❖一般功能块总是完成一个确定的任务，可以采 用算法模型描述。 ❖算法模型描述了模块硬件的行为，但不关心硬 件具体实现的方法。 ❖算法模型是事件驱动的，不含严格的时钟信息， 类似于软件的程序，可用C、HDL语言描述。现 在也较多采用MATLAB，system C等语言描述

第四讲同步数字系统设计基础 西安邮电学院通信工程系 模块体系结构设计 由算法模型设计出模块及模块的体系结构，一般是将 模块划分出两个独立的部分，一是完成数据处理操作的 数字电路部分，称数据路径；其二是决定不同操作执行 顺序的控制电路部分，称控制逻辑。 状态反馈 控制信号 控制逻辑 数据路径 控制输入 输入数据 输出数据

第四讲 同步数字系统设计基础 西安邮电学院通信工程系 模块体系结构设计 由算法模型设计出模块及模块的体系结构，一般是将 模块划分出两个独立的部分，一是完成数据处理操作的 数字电路部分，称数据路径；其二是决定不同操作执行 顺序的控制电路部分，称控制逻辑。 控制逻辑 数据路径 状态反馈 控制信号 输出数据 控制输入 输入数据

第四讲同步数字系统设计基础 西安邮电学院通信工程系 RTL级设计 RTL(Register Transfer Level)级设计是模块设计 的主要工作。模块的功能可定义为一组寄存器及对寄存 器的操作，对寄存器的信号进行传输和处理称为寄存器 传输操作。数字系统设计是RTL级设计需满足三个条件： 1) 系统中有定义的一组寄存器。如R1、R2。 2） 能对寄存器的数据进行操作。如R1<-R1+R2。 3) 系统中有信号控制操作的时序。如 if(T1==1)R1<-R2;

第四讲 同步数字系统设计基础 西安邮电学院通信工程系 RTL级设计 RTL（Register Transfer Level）级设计是模块设计 的主要工作。模块的功能可定义为一组寄存器及对寄存 器的操作，对寄存器的信号进行传输和处理称为寄存器 传输操作。数字系统设计是RTL级设计需满足三个条件： 1) 系统中有定义的一组寄存器。如 R1、R2。 2) 能对寄存器的数据进行操作。如 R1<- R1＋R2。 3) 系统中有信号控制操作的时序。如 if(T1==1) R1<- R2；

第四讲同步数字系统设计基础 西安邮电学院通信工程系 RTL级设计 一般常用的寄存器操作有： 将数据由一个寄存器传输到另一个寄存器的传输操作。 对寄存器中的数据进行算数、逻辑操作。 对寄存器中数据进行移位操作。 冬对寄存器进行复位、置位操作。 D3 D2 DO R3 右移 0 D3 D2 DI

第四讲 同步数字系统设计基础 西安邮电学院通信工程系 RTL级设计 一般常用的寄存器操作有： ❖ 将数据由一个寄存器传输到另一个寄存器的传输操作。 ❖ 对寄存器中的数据进行算数、逻辑操作。 ❖ 对寄存器中数据进行移位操作。 ❖ 对寄存器进行复位、置位操作。 R1 R3 R2 ＋ D3 D2 D1 D0 0 D3 D2 D1 右移