(3)逻辑图:用以逻辑符号表示的基本逻辑元件实现逻辑函数功能的电路图称为逻辑 图。例如图96所示是用非门和与非门实现或逻辑运算的逻辑图,其输入与输出关系式可 写成 图96 对于一个逻辑函数来说,其状态真值表是唯一的,用最小项组成的逻辑表达式也是唯 的。但同一逻辑函数有多种表示方法,如用非最小项组成的与或式、或与式、与非与非 式等等,因此用不同逻辑元件实现的逻辑图也是多样的 B mn mH C 图 (4)卡诺图:将n变量的全部最小项各用一个小方块表示,并使具有逻辑相邻性的最小 项,在几何位置上也相邻地排列起来,将各最小项的取值(0或1)添入对应的方格中,所 得到的图形叫做n变量卡诺图。它是用以化简逻辑函数的一种工具。图97所示为两变量、 变量和四变量卡诺图。 6、逻辑函数的化简及其实现 逻辑函数化简的目标是使函数式中与项最少,每个与项中所含变量个数和最少,并使其 运算关系符合现有逻辑元件能够实现的形式。 令,(1)代数化简法:用逻辑代数的基本定理和定律进行化简。例如,化简表94所示逻辑问 的逻辑函数为F=ABC+ABC+ABC+ABC =AC(B+B)+AC(B+B)(分配律) A C+AC B+B=1) =C(A+A-C= 可用两只非门加以实现。 (2)卡诺图化简法:在卡诺图中,两个几何位置相邻的1格具有逻辑上的相邻性,它们 代表的最小项可以合并为一个乘积项,并消去一个取值有变化的变量。如在卡诺图中4个相 邻的1格合并为一个乘积项,可以消去2个取值有变化的变量,8个相邻的1格合并为一个 乘积项,可以消去3个取值有变化的变量。因此每次合并后表达式中与项个数也愈少,达到 了化简的目的。 (3)逻辑函数的实现:经过化简后的逻辑函数要用现有逻辑元件来实现,还需要进行变 换。例如,表94所示问题的逻辑函数化简结果是F=C,即输出量等于输入量C。若将 直接输出往往是不现实的,因为输入信号微弱不足以带动负载,因此变换成F=C,由非门 输出。通常在化简后常将表达式变换成与非一与非形式,用与非门输出。这可利用反演律进(3) 逻辑图：用以逻辑符号表示的基本逻辑元件实现逻辑函数功能的电路图称为逻辑 图。例如图 9.6 所示是用非门和与非门实现或逻辑运算的逻辑图，其输入与输出关系式可 写成 图 9.6 F= AB =A+B 对于一个逻辑函数来说，其状态真值表是唯一的，用最小项组成的逻辑表达式也是唯 一的。但同一逻辑函数有多种表示方法，如用非最小项组成的与或式、或与式、与非与非 式等等，因此用不同逻辑元件实现的逻辑图也是多样的。 图 9.7 (4)卡诺图：将 n 变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小 项，在几何位置上也相邻地排列起来，将各最小项的取值（0 或 1）添入对应的方格中，所 得到的图形叫做 n 变量卡诺图。它是用以化简逻辑函数的一种工具。图 9.7 所示为两变量、 三变量和四变量卡诺图。 6、逻辑函数的化简及其实现 逻辑函数化简的目标是使函数式中与项最少，每个与项中所含变量个数和最少，并使其 运算关系符合现有逻辑元件能够实现的形式。 (1)代数化简法：用逻辑代数的基本定理和定律进行化简。例如，化简表 9.4 所示逻辑问 题的逻辑函数为 F= AB C+ A BC+A B C+ABC = A C( B +B)+AC( B +B) （分配律） = A C+AC (B+ B =1) =C( A +A)=C= C 可用两只非门加以实现。 (2)卡诺图化简法：在卡诺图中，两个几何位置相邻的 1 格具有逻辑上的相邻性，它们 代表的最小项可以合并为一个乘积项，并消去一个取值有变化的变量。如在卡诺图中 4 个相 邻的 1 格合并为一个乘积项，可以消去 2 个取值有变化的变量，8 个相邻的 1 格合并为一个 乘积项，可以消去 3 个取值有变化的变量。因此每次合并后表达式中与项个数也愈少，达到 了化简的目的。 (3)逻辑函数的实现：经过化简后的逻辑函数要用现有逻辑元件来实现，还需要进行变 换。例如，表 9.4 所示问题的逻辑函数化简结果是 F＝C，即输出量等于输入量 C。若将 C 直接输出往往是不现实的，因为输入信号微弱不足以带动负载，因此变换成 F＝C ，由非门 输出。通常在化简后常将表达式变换成与非－与非形式，用与非门输出。这可利用反演律进