第9章数字电路基础 、基本要求 1、掌握二进制、八进制、十进制、十六进制数的组成及其相互转换,了解常用BCD 2、掌握逻辑代数的基本定理和常用公式,并能进行逻辑函数的化简与变换 3、理解与门、或门、非门、与非门和异或门的逻辑功能,了解TLL与非门及其电压传 输特性和主要参数,了解CMOS门电路的特点,了解三态门的概念 二、阅读指导 在数字电路或数字系统中,不仅经常会用到二进制、八进制或十六进制数,而且还会用 到各种编码,如8421BCD码、542|BCD码以及余3码等等。二进制数计数规则简单,而且 与电子器件的开、关状态相对应,因而在数字电路中获得了广泛的应用。由于二进制数一般 位数较多,不便书写和记忆,因此在数字计算机的文件和资料中常采用八进制或十六进制, 而且它们之间的转换非常容易,这给使用这些数制解决逻辑问题带来极大的方便。 1.常用数制的表示方法 任意进制数的多项式展开式为 N)R=Kn1R1+Kn2R2+…+KR+…KR+KR K1R+K2R2+…+KmRm 式(9.1)的普遍形式为 N)R=∑KR (9.2) 式中K一第i位的系数; R—一计数基数,十进制R=10,二进制R=2,八进制R=8,十六进制R=16; R——第i位的权。 2.常用数制间的转换 常用数制间的转换有二一十进制间、八一十进制间、十六一十进制间、二一八一十六进 制间的转换。在转换中常用的方法有按权展开多项式法、基数除/乘法和基数为2的各种进 制之间的直接转换法。这些方法在转换中如何使用?一般二、八、十六进制转换为十进制采 用多项式法;十进制数转换为二、八、十六进制数采用基数除/乘法;而基数为2的各种进 制间的转换采用直接转换法。 3.编码 在数字系统中,信息可以分为两类:一类是数值,其表示方法在前面已经讨论过;另 类信息是文字符号等,这些文字符号信息往往也采用几位二进制数码表示,我们称之为编码。 若所需编码的信息有N种,则所要用的二进制数码的位数n应满足如下关系: 2n≥N 8421BCD码是用4位二进制码表示1位十进制数的一种方法,它的每一位的权从左到 右依次是8,4,2,1,由于每一位都有固定的权,所以是有权码。一般情况下,有权码的 十进制数与二进制代码之间的关系可用下式表示: (N)1o=b3 W3+b2 W2+b W1+bo Wo (9.3) 式中W3~Wo为二进制代码中各位的权
第 9 章 数字电路基础 一、基本要求 1、掌握二进制、八进制、十进制、十六进制数的组成及其相互转换，了解常用 BCD 码； 2、掌握逻辑代数的基本定理和常用公式，并能进行逻辑函数的化简与变换； 3、理解与门、或门、非门、与非门和异或门的逻辑功能，了解 TTL 与非门及其电压传 输特性和主要参数，了解 CMOS 门电路的特点，了解三态门的概念。 二、阅读指导 在数字电路或数字系统中，不仅经常会用到二进制、八进制或十六进制数，而且还会用 到各种编码，如 8421BCD 码、542lBCD 码以及余 3 码等等。二进制数计数规则简单，而且 与电子器件的开、关状态相对应，因而在数字电路中获得了广泛的应用。由于二进制数一般 位数较多，不便书写和记忆，因此在数字计算机的文件和资料中常采用八进制或十六进制， 而且它们之间的转换非常容易，这给使用这些数制解决逻辑问题带来极大的方便。 1．常用数制的表示方法 任意进制数的多项式展开式为 (N)R=Kn-1R n-1+Kn-2R n-2+…+KiR i+…K1R 1+ K0R 0+ K-1R -1+K-2R -2+…+ K-mR -m (9.1) 式(9.1)的普遍形式为 (N)R=∑KiR i (9.2) 式中 Ki——第 i 位的系数； R——计数基数，十进制 R=10，二进制 R=2，八进制 R=8，十六进制 R=16； R i——第 i 位的权。 2．常用数制间的转换 常用数制间的转换有二－十进制间、八－十进制间、十六－十进制间、二－八－十六进 制间的转换。在转换中常用的方法有按权展开多项式法、基数除/乘法和基数为 2 i 的各种进 制之间的直接转换法。这些方法在转换中如何使用?一般二、八、十六进制转换为十进制采 用多项式法；十进制数转换为二、八、十六进制数采用基数除/乘法；而基数为 2 i 的各种进 制间的转换采用直接转换法。 3．编码 在数字系统中，信息可以分为两类：一类是数值，其表示方法在前面已经讨论过；另一 类信息是文字符号等，这些文字符号信息往往也采用几位二进制数码表示，我们称之为编码。 若所需编码的信息有 N 种，则所要用的二进制数码的位数 n 应满足如下关系： 2 n≥N 8421BCD 码是用 4 位二进制码表示 1 位十进制数的一种方法，它的每一位的权从左到 右依次是 8，4，2，1，由于每一位都有固定的权，所以是有权码。一般情况下，有权码的 十进制数与二进制代码之间的关系可用下式表示： (N)10=b3W3+b2W2+b1W1+b0W0 (9.3) 式中 W3～W0 为二进制代码中各位的权
我们应着重掌握几种常用的BCD码,同时还要了解什么样的编码是有权码及无权码。 8421BCD码采用4位二进制数的前10种组合,即00000~1001(9),其余6种组合是 无效的。若在16种组合中选取不同的10种有效组合方式,可以得到其它二一十进制码,如 表9.1中的8421码、5421码等。余3码是由8421码加3(0011)得来的,每一位没有固定的 权,其编码关系不能用式(9.⑦)来表示,所以它是一种无权码。除此之处,余3循环码、格雷 码也是无权码 仔细观察表9中后两种无权码,不难发现,其相邻对应代码只有一位不同,其余各位 均相同。两相邻码只有一位不同的编码称为单位距离码。单位距离码可靠性高,出现错误的 概率小。例如十进制数从7变到8,8421码从0l1变到1000,4位都要发生变化,而格雷 码从0100变到1100,只变化1位。由于在实际数字设备中,各位变化不可能同时发生,总 存在先后,因而8421码常常会发生误动作,而格雷码由于只变化1位不存在此问题 表9.1常用BCD码 类841码5421码221码(A)2421码(B)余3码余3循环码格雷码 0000 0000 0000 0010 0010 0l01 00l1 45678 10l1 0l10 0110 1001 1010 0l11 1010 1111 1011 1100 l101 2421 4、逻辑代数基本知识 (1)数字电路也称逻辑或开关电路,它的输入、输出信号大小均以逻辑值表示,电路电 位高于某值(如24V)称为高电平“1”,低于某值(如04V)称为低电平“0”。在数字电路 中,常碰到的是矩形波脉冲,如图9.1所示。有正脉冲和负脉冲,两种脉冲均可作两种逻辑约 即正逻辑(高电平为“1”,低电平为“0”)和负逻辑(低电平为“1”,高电平为“0”)。如无 特别指出一般均指正逻辑 (2)基本逻辑运算及其实现——分立元件门电路 (a逻辑“与”:也称逻辑乘。决定某事件F成立与否的诸条件(A,B,…)必须同时 OV 0 正脉冲 正逻辑 负逻辑
我们应着重掌握几种常用的 BCD 码，同时还要了解什么样的编码是有权码及无权码。 8421BCD 码采用 4 位二进制数的前 10 种组合，即 0000(0)～1001(9)，其余 6 种组合是 无效的。若在 16 种组合中选取不同的 10 种有效组合方式，可以得到其它二－十进制码，如 表 9.1 中的 8421 码、5421 码等。余 3 码是由 8421 码加 3(0011)得来的，每一位没有固定的 权，其编码关系不能用式(9.7)来表示，所以它是一种无权码。除此之处，余 3 循环码、格雷 码也是无权码。 仔细观察表 9.1 中后两种无权码，不难发现，其相邻对应代码只有一位不同，其余各位 均相同。两相邻码只有一位不同的编码称为单位距离码。单位距离码可靠性高，出现错误的 概率小。例如十进制数从 7 变到 8，8421 码从 0111 变到 1000，4 位都要发生变化，而格雷 码从 0100 变到 1100，只变化 1 位。由于在实际数字设备中，各位变化不可能同时发生，总 存在先后，因而 8421 码常常会发生误动作，而格雷码由于只变化 1 位不存在此问题。 表 9.1 常用 BCD 码 8421 码 5421 码 2421 码（A） 2421 码（B） 余 3 码 余 3 循环码 格雷码 0 0000 0000 0000 0000 0011 0010 0000 1 0001 0001 0001 0001 0100 0110 0001 2 0010 0010 0010 0010 0101 0111 0011 3 0011 0011 0011 0011 0110 0101 0010 4 0100 0100 0100 0100 0111 0100 0110 5 0101 1000 0101 1011 1000 1100 0111 6 0110 1001 0110 1100 1001 1101 0101 7 0111 1010 0111 1101 1010 1111 0100 8 1000 1011 1110 1110 1011 1110 1100 9 1001 1100 1111 1111 1100 1010 1101 权 8421 5421 2421 2421 无 无 无 4、逻辑代数基本知识 （1）数字电路也称逻辑或开关电路，它的输入、输出信号大小均以逻辑值表示，电路电 位高于某值（如 2.4V）称为高电平“1”，低于某值（如 0.4V）称为低电平“0”。在数字电路 中，常碰到的是矩形波脉冲，如图 9.1 所示。有正脉冲和负脉冲,两种脉冲均可作两种逻辑约 定， 即正逻辑(高电平为“1”，低电平为“0”)和负逻辑（低电平为“1”，高电平为“0”）。如无 特别指出一般均指正逻辑。 (2) 基本逻辑运算及其实现——分立元件门电路 (a)逻辑“与”：也称逻辑乘。决定某事件 F 成立与否的诸条件（A，B，…）必须同时 成 3V 1 0 0V 0 1 正脉冲 正逻辑 负逻辑 0V 1 0 -3V 0 1 编 种 十进 类 制数
负脉冲 正逻辑 负逻辑 图9 该事件才能成立,这种逻辑关系称为逻辑与。可写成 F=A·B· 用以实现与逻辑运算的电子电路称为与门,如图92(a)所示。图9.2(b)所示为与门的逻 辑符号。与逻辑关系可用简单口诀来助记:“有0出0,全1出1”。与门的状态真值表见表 +5V 表92与门的真值表 图9.2 (b)逻辑“或”:也称逻辑加。决定某事件F成立与否的诸条件(A,B,…)中之一成立 该事件就成立,这种逻辑关系称为逻辑或。可写成 用以实现或逻辑运算的电子电路称为或门,如图9.3(a所示。图9.3(b所示为或门的逻辑符 号。或逻辑关系可用简单口诀来助记:“有1出1,全0出0”。或门的状态真值表见表93。 表93或门的真值表 B Re R A0101 0 0 Bo以 A B (a) 图9.3 图94 (c)逻辑“非”:也称逻辑否定。当某条件A成立时,事件F产生 与A相反的结果。可写成 F 用以实现非运算的电子电路称为非门,如图94a)所示。图94(b)所示为非门的逻辑符号 非逻辑关系可归纳为“非0则1,非1则0”,或写成1=0,0=1。 (d)复合逻辑运算:“与”、“或”、“非”三种逻辑运算是逻辑代数中最基本的运算,将它 们适当组合可形成几种基本的复合运算,实现这些运算的集成电子电路是市场供应的最基本 的逻辑元件。常见的复合门电路: i)与非门 F=AB,如图9.5(a)所示 i)或非门 F=A+B,如图9.5(b)所示 ⅲi)与或非
负脉冲 正逻辑 负逻辑 图 9.1 立，该事件才能成立，这种逻辑关系称为逻辑与。可写成 F=A·B·… 用以实现与逻辑运算的电子电路称为与门，如图 9.2（a）所示。图 9.2（b）所示为与门的逻 辑符号。与逻辑关系可用简单口诀来助记：“有 0 出 0，全 1 出 1”。与门的状态真值表见表 9.2。 表 9.2 与门的真值表 A B F 0 0 0 1 0 0 0 1 0 1 1 1 图 9.2 （b）逻辑“或”：也称逻辑加。决定某事件 F 成立与否的诸条件(A，B，…)中之一成立， 该事件就成立，这种逻辑关系称为逻辑或。可写成 F＝A+B+… 用以实现或逻辑运算的电子电路称为或门，如图 9.3(a)所示。图 9.3 (b)所示为或门的逻辑符 号。或逻辑关系可用简单口诀来助记：“有 1 出 1，全 0 出 0”。或门的状态真值表见表 9.3。 表 9.3 或门的真值表 A B F 0 0 0 1 0 1 0 1 1 1 1 1 图 9.3 图 9.4 (c)逻辑“非”：也称逻辑否定。当某条件 A 成立时，事件 F 产生 与 A 相反的结果。可写成 F = A 用以实现非运算的电子电路称为非门，如图 9.4(a)所示。图 9.4(b)所示为非门的逻辑符号。 非逻辑关系可归纳为“非 0 则 l，非 l 则 0”，或写成 1=0，0 ＝l。 (d)复合逻辑运算：“与”、“或”、“非”三种逻辑运算是逻辑代数中最基本的运算，将它 们适当组合可形成几种基本的复合运算，实现这些运算的集成电子电路是市场供应的最基本 的逻辑元件。常见的复合门电路： ⅰ) 与非门 F= AB，如图 9.5(a)所示 ⅱ） 或非门 (a) F= A + B，如图 9.5(b)所示 ⅲ）与或非
F=AB+CD,如图9.5(c)所示 )异或 F=AB+AB=A⊕B,如图9.5(d所示 (3)逻辑代数的基本定理和定律 (a)基本定理:共9条 A+0=AA+1=1A+A=A A0=0 A·1=AAA=A A·A=0 (b)基本定律 (i)交换律A+B=B+A A B=B A (in)结合律A+(B+C)=(A+B)C=(A+C)+B A (B C(A B)C=(A C).B 图95 (in)分配律A(B+C)=AB+AC (A+B) (A+C=A+B C (iv)反演律也称摩根定理 A B=A A·B (ⅴ)吸收律四种形式 A (A+A=A A+AB=A A (A+B)=AB A+AB= A+B 5、逻辑函数的表示方法 (1)状态真值表:一个复杂的逻辑问题可用一个逻辑函数来表达,其输入条件是函数的 自变量,输出逻辑结果是因变量。将所有的自变量的全部不同取值组合与因变量逻辑值列成 表格即为状态真值表,如表92和表9.3所示为两自变量函数的状态真值表。两个变量有4 种取值组合,3个变量有8种取值组合,n个变量有2种组合。分析逻辑问题时可先列出状 态真值表。例如“判定3位二进制数为奇数”这一问题的状态真值表,见表9 表94真值表 00000 2)逻辑代数表达式:最常用的逻辑代数表达式是与或表达式。可用原函数表示,即 将状态真值表中函数值取1的各组合求和,其中输入变量为1则用原变量,为0则用反变 量。例如在表94中,有 F=A BC+ABC+ABC+ABC 也可用反函数表示,即函数值取0的各组合求和 F=ABC+ABCABC+ABC 这种表达式中每个“与”项中都包含全部输入变量,且每个变量在“与 项中只出现一次,这样的“与”项称为最小项。函数值取1和取0的 全部最小项之和为1,即F+F=l
F= AB+CD ，如图 9.5(c)所示 ⅳ) 异或 (b) F=A B + A B=A B，如图 9.5(d)所示 (3)逻辑代数的基本定理和定律 (a) 基本定理：共 9 条 A+0=A A+1=1 A+A=A (c) A·0=0 A·1=A A·A=A A· A =0 A+ A =1 A =A (b) 基本定律： (i)交换律 A+B=B+A A·B=B·A (d) (ii)结合律 A+(B+C)=(A+B)+C=(A+C)+B A·(B·C)=(A·B)·C=(A·C)·B 图 9.5 (iii)分配律 A·(B+C)=A·B+A·C (A+B)·(A+C)=A+B·C (ⅳ)反演律 也称摩根定理。 AB= A + B A + B= A ·B (ⅴ)吸收律 四种形式。 A A B AB A A A A + = + = ( ) ( ) A AB A B A AB A + = + + = 5、逻辑函数的表示方法 (1) 状态真值表：一个复杂的逻辑问题可用一个逻辑函数来表达，其输入条件是函数的 自变量，输出逻辑结果是因变量。将所有的自变量的全部不同取值组合与因变量逻辑值列成 表格即为状态真值表，如表 9.2 和表 9.3 所示为两自变量函数的状态真值表。两个变量有 4 种取值组合，3 个变量有 8 种取值组合，n 个变量有 2 n 种组合。分析逻辑问题时可先列出状 态真值表。例如“判定 3 位二进制数为奇数”这一问题的状态真值表，见表 9.4。 表 9.4 真值表 0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 0 1 0 1 0 1 (2) 逻辑代数表达式：最常用的逻辑代数表达式是与或表达式。可用原函数表示，即 将状态真值表中函数值取 1 的各组合求和，其中输入变量为 l 则用原变量，为 0 则用反变 量。例如在表 9.4 中，有 F= A B C+ A BC+A B C+ABC 也可用反函数表示，即函数值取 0 的各组合求和。 F= A B C + A B C +A B C +AB C 这种表达式中每个“与”项中都包含全部输入变量，且每个变量在“与” 项中只出现一次，这样的“与”项称为最小项。函数值取 l 和取 0 的 全部最小项之和为 1，即 F+ F =l
(3)逻辑图:用以逻辑符号表示的基本逻辑元件实现逻辑函数功能的电路图称为逻辑 图。例如图96所示是用非门和与非门实现或逻辑运算的逻辑图,其输入与输出关系式可 写成 图96 对于一个逻辑函数来说,其状态真值表是唯一的,用最小项组成的逻辑表达式也是唯 的。但同一逻辑函数有多种表示方法,如用非最小项组成的与或式、或与式、与非与非 式等等,因此用不同逻辑元件实现的逻辑图也是多样的 B mn mH C 图 (4)卡诺图:将n变量的全部最小项各用一个小方块表示,并使具有逻辑相邻性的最小 项,在几何位置上也相邻地排列起来,将各最小项的取值(0或1)添入对应的方格中,所 得到的图形叫做n变量卡诺图。它是用以化简逻辑函数的一种工具。图97所示为两变量、 变量和四变量卡诺图。 6、逻辑函数的化简及其实现 逻辑函数化简的目标是使函数式中与项最少,每个与项中所含变量个数和最少,并使其 运算关系符合现有逻辑元件能够实现的形式。 令,(1)代数化简法:用逻辑代数的基本定理和定律进行化简。例如,化简表94所示逻辑问 的逻辑函数为F=ABC+ABC+ABC+ABC =AC(B+B)+AC(B+B)(分配律) A C+AC B+B=1) =C(A+A-C= 可用两只非门加以实现。 (2)卡诺图化简法:在卡诺图中,两个几何位置相邻的1格具有逻辑上的相邻性,它们 代表的最小项可以合并为一个乘积项,并消去一个取值有变化的变量。如在卡诺图中4个相 邻的1格合并为一个乘积项,可以消去2个取值有变化的变量,8个相邻的1格合并为一个 乘积项,可以消去3个取值有变化的变量。因此每次合并后表达式中与项个数也愈少,达到 了化简的目的。 (3)逻辑函数的实现:经过化简后的逻辑函数要用现有逻辑元件来实现,还需要进行变 换。例如,表94所示问题的逻辑函数化简结果是F=C,即输出量等于输入量C。若将 直接输出往往是不现实的,因为输入信号微弱不足以带动负载,因此变换成F=C,由非门 输出。通常在化简后常将表达式变换成与非一与非形式,用与非门输出。这可利用反演律进
(3) 逻辑图：用以逻辑符号表示的基本逻辑元件实现逻辑函数功能的电路图称为逻辑 图。例如图 9.6 所示是用非门和与非门实现或逻辑运算的逻辑图，其输入与输出关系式可 写成 图 9.6 F= AB =A+B 对于一个逻辑函数来说，其状态真值表是唯一的，用最小项组成的逻辑表达式也是唯 一的。但同一逻辑函数有多种表示方法，如用非最小项组成的与或式、或与式、与非与非 式等等，因此用不同逻辑元件实现的逻辑图也是多样的。 图 9.7 (4)卡诺图：将 n 变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小 项，在几何位置上也相邻地排列起来，将各最小项的取值（0 或 1）添入对应的方格中，所 得到的图形叫做 n 变量卡诺图。它是用以化简逻辑函数的一种工具。图 9.7 所示为两变量、 三变量和四变量卡诺图。 6、逻辑函数的化简及其实现 逻辑函数化简的目标是使函数式中与项最少，每个与项中所含变量个数和最少，并使其 运算关系符合现有逻辑元件能够实现的形式。 (1)代数化简法：用逻辑代数的基本定理和定律进行化简。例如，化简表 9.4 所示逻辑问 题的逻辑函数为 F= AB C+ A BC+A B C+ABC = A C( B +B)+AC( B +B) （分配律） = A C+AC (B+ B =1) =C( A +A)=C= C 可用两只非门加以实现。 (2)卡诺图化简法：在卡诺图中，两个几何位置相邻的 1 格具有逻辑上的相邻性，它们 代表的最小项可以合并为一个乘积项，并消去一个取值有变化的变量。如在卡诺图中 4 个相 邻的 1 格合并为一个乘积项，可以消去 2 个取值有变化的变量，8 个相邻的 1 格合并为一个 乘积项，可以消去 3 个取值有变化的变量。因此每次合并后表达式中与项个数也愈少，达到 了化简的目的。 (3)逻辑函数的实现：经过化简后的逻辑函数要用现有逻辑元件来实现，还需要进行变 换。例如，表 9.4 所示问题的逻辑函数化简结果是 F＝C，即输出量等于输入量 C。若将 C 直接输出往往是不现实的，因为输入信号微弱不足以带动负载，因此变换成 F＝C ，由非门 输出。通常在化简后常将表达式变换成与非－与非形式，用与非门输出。这可利用反演律进
7、集成逻辑门电路 (1)TL与非门 TIL与非门是一典型的集成逻辑门电路,它的功能及电路符号同前面介绍的分立元件 门电路相同。在实际中应用较多,其输出高电平UoH=36V,输出低电平UoL=0.3V,即所谓 的TIL电平。其电压传输特性如图9.8所示 主要参数有: (i)输出高电平:UoH≥24V (i)输出低电平:UoL≤04V (i),门电平Uo:输出电平Uo=09UoH时的输入电平U1,称为关门电平UoH,当U1 UoH时门肯定是“关”的。它与输入低电平Uu之差表征了输人为低电平时的抗干扰能力, 称为低电平噪声容限电压,即UNL=UoH-Un。 (ⅳv)开门电平UoN:在额定负载下,保持输出为低电平UoL所须输入的最低输入信号电 压UoN称为开门电平,U≥UoN时门肯定是“开”的。它与输入高电平Um之差表征了输人 为高电平时的抗干扰能力,称为高电平噪声容限电压,即UNH=UmH-UoN 图98所示曲线上C点对应的输入电压Ur称阈值电压或门槛电压,一般为14V。 (ⅵ)输入电流:当输入高电平时,输入电流Im是由前级门的T4管流出的,对前级门是 种“拉电流”负载。当输入低电平时,输入电流I实际上是流人前级门的Ts管的,对前级 门是一种“灌电流”负载。Im≤50μA,Iu≤16mA。 (ⅵ)扇出系数N≥8:N0是一个门的输出端能带的同类门输入端个数。由于Im≤Iu,所 以№o主要取决于输出端允许的灌电流大小,一般最大输出灌电流oLmx≥12.8mA,因此 128 16 (ⅶ)平均传输延迟时间td:理论上门的输入和输出波形均应为矩形波,但实际波形如图 99所示。在开门和关门时均有延迟,其中tpd称上升延迟时间,t2称下降延迟时间,二者 的平均值为 tpd=-(tpd+tpd) 称为平均传输延迟时间,一般在几十纳秒(ns)以下 UoH -50%U 1-50%o U E 图9.8 图99 使用时注意电源电压Ucc=+5VⅤ不得超过+10%;两个门的输出端不得短接,以免烧坏;
行。 7、集成逻辑门电路 (1) TTL 与非门 TTL 与非门是一典型的集成逻辑门电路，它的功能及电路符号同前面介绍的分立元件 门电路相同。在实际中应用较多，其输出高电平 UOH=3.6V，输出低电平 UOL=0.3V，即所谓 的 TTL 电平。其电压传输特性如图 9.8 所示。 主要参数有： (i)输出高电平：UOH≥2.4V (ⅱ)输出低电平：UOL≤0.4V (ⅲ)关门电平 UOFF：输出电平 U0=0.9UOH 时的输入电平 U1，称为关门电平 UOFF，当 U1 ≤UOFF时门肯定是“关”的。它与输入低电平 UIL 之差表征了输人为低电平时的抗干扰能力， 称为低电平噪声容限电压，即 UNL=UOFF－UIL。 (iv)开门电平 UON：在额定负载下，保持输出为低电平 UOL 所须输入的最低输入信号电 压 UON 称为开门电平，UI≥UON 时门肯定是“开”的。它与输入高电平 UIH 之差表征了输人 为高电平时的抗干扰能力，称为高电平噪声容限电压，即 UNH=UIH—UON。 图 9.8 所示曲线上 C 点对应的输入电压 UT称阈值电压或门槛电压，一般为 1.4V。 (v)输入电流：当输入高电平时，输入电流 IIH 是由前级门的 T4 管流出的，对前级门是一 种“拉电流”负载。当输入低电平时，输入电流 IIL 实际上是流人前级门的 T5 管的，对前级 门是一种“灌电流”负载。IIH≤50μA，IIL≤1.6mA。 (vi)扇出系数 N0≥8：N0 是一个门的输出端能带的同类门输入端个数。由于 IIH≤IIL，所 以 N0 主要取决于输出端允许的灌电流大小，一般最大输出灌电流 IOL max≥12.8mA，因此 N0= IL OLmax I I = 1.6 12.8 =8 (ⅶ)平均传输延迟时间 tpd：理论上门的输入和输出波形均应为矩形波，但实际波形如图 9.9 所示。在开门和关门时均有延迟，其中 tpd1 称上升延迟时间，tpd2 称下降延迟时间，二者 的平均值为 tpd= 2 1 (tpd1+ tpd2) 称为平均传输延迟时间，一般在几十纳秒(ns)以下。 图 9.8 图 9.9 使用时注意电源电压 UCC＝+5V 不得超过+10％；两个门的输出端不得短接，以免烧坏；
输入端开路等于输入高电平,实际上输入端对地所接电阻大于1.045kΩ时,输出即为低电平, 相当于输入高电平 (2)三态与非门 图9.10 表95三态与非门真值表 高阻 B 图9,11 电路符号如图9.10所示。逻辑功能如表9.5所示。它应用于计算机中传输总线,如图 9∏1所示,图中3个门的输出端接在一根线上称总线,但使能输入端C1,C2和C3只能轮流 输入高电平,否则将烧坏三态门 (3)集电极开路与非门(OC门) OC门的电路符号如图912所示。其中图(a所示为国家标准规定的新符号:图(b)所示 为旧符号。逻辑功能与TL与非门相同。其特点是: (a)输出端三极管Ts,集电极开路,可直接驱动继电A 器、信号指示灯、发光二极管等等 B 负载所用外接电源电压可达30V以下,而普通与非 门电源电压不得超过5V,输出高电平仅34V 注意OC门本身的电源电压仍为5V (b)可实现“线与”:几个OC门通过同一负载输 出,如图9.13所示。这在普通与非门中是绝对不允许的。 图912 其逻辑关系为 F=FI F2= AB CD= AB+CD 若RL为一个指示灯,则当A和B或C和D全1时,指示灯亮。 (4MOS门电路 R 在开关电路中使用的场效应管主要是绝缘栅增强型场效应管。 MOS门电路的优点是制造工艺简单,集成度高,功耗低,抗干扰能力B 强等等。常用MOS门电路有NMOS和CMOS两类,重点掌握电路逻 辑功能的分析方法。图9.14画出了NMOS门电路的电路图及其逻辑符 号。它们全部由N沟道绝缘栅增强型场效应管组成。 与NMOS门电路比较,CMOS门电路则由N沟道管及P沟道管 共同组成,COMS与TIL一样,是目前使用最广泛的集成电路,两者 图913 在逻辑功能上并无本质区别,只是电气特性存在一定的区别: (a)CMOS集成门的输入阻抗很高,不需要输入电流,也没有输入负载特性
输入端开路等于输入高电平，实际上输入端对地所接电阻大于 1.045kΩ 时，输出即为低电平， 相当于输入高电平。 (2) 三态与非门 图 9.10 表 9.5 三态与非门真值表 c F 0 高阻 1 AB 图 9.11 电路符号如图 9.10 所示。逻辑功能如表 9.5 所示。它应用于计算机中传输总线，如图 9.11 所示，图中 3 个门的输出端接在一根线上称总线，但使能输入端 C1，C2 和 C3 只能轮流 输入高电平，否则将烧坏三态门。 (3)集电极开路与非门(OC 门) OC 门的电路符号如图 9.12 所示。其中图(a)所示为国家标准规定的新符号；图(b)所示 为旧符号。逻辑功能与 TTL 与非门相同。其特点是： (a)输出端三极管 T5，集电极开路，可直接驱动继电 器、信号指示灯、发光二极管等等。 负载所用外接电源电压可达 30V 以下，而普通与非 门电源电压不得超过 5V，输出高电平仅 3.4V。 注意 OC 门本身的电源电压仍为 5V！ (b)可实现“线与”：几个 OC 门通过同一负载输 (a) (b) 出，如图 9.13 所示。这在普通与非门中是绝对不允许的。 图 9.12 其逻辑关系为 F=FlF2＝ AB CD ＝ AB+CD 若 RL 为一个指示灯，则当 A 和 B 或 C 和 D 全 l 时，指示灯亮。 (4)MOS 门电路 在开关电路中使用的场效应管主要是绝缘栅增强型场效应管。 MOS 门电路的优点是制造工艺简单，集成度高，功耗低，抗干扰能力 强等等。常用 MOS 门电路有 NMOS 和 CMOS 两类，重点掌握电路逻 辑功能的分析方法。图 9.14 画出了 NMOS 门电路的电路图及其逻辑符 号。它们全部由 N 沟道绝缘栅增强型场效应管组成。 与 NMOS 门电路比较，CMOS 门电路则由 N 沟道管及 P 沟道管 共同组成，COMS 与 TTL 一样，是目前使用最广泛的集成电路，两者 图 9.13 在逻辑功能上并无本质区别，只是电气特性存在一定的区别： (a) CMOS 集成门的输入阻抗很高，不需要输入电流，也没有输入负载特性。 & EN A B C F F & EN A B C & EN A B C & EN A B C
9+Uno T A 图914 (b)TIL集成电路的电源电压被严格规定在(5±10%)V范围,而CMOS电源电压的 范围很宽,在3V~18V范围内都可以工作 (c)CMOS集成门的功耗在nW(109瓦)数量级,而TL集成门的功耗在mW(103 瓦)数量级,所以在低功耗集成电路方面,CMOS比TIL有很大的优势。 (d)TIL与非门的输入端可以悬空,而CMOS与非门的输入端则不可以悬空 、例题解析 例91将十六进制3AFE)6转换为十进制数 解:利用按权展开式展开: (3AFE)16=3×162+A×161+F×16+E×16 =(3×162+10×164+15×16°+14×161)0 =(768+160+15+0.875) =(943.875)10 当把二进制、八进制、十六进制转换为十进制时,先按权即2、8或16(i=-n,-(n-1),…, 0,1,…n-1)展开为多项式,然后按十进制数进行计算,结果便是十进制数。 例92将十进制数(87)0转换成二进制数 解:由于只有整数部分,所以利用除基取余法即可,即用二进制的基数2不断去除 十进制数(87)0 b最低位(LSB) 2|21 所得余数由最高位到最低位依次排列即得转换后的二进制数(87)0=(101011)2 例93二进制数(11011011),其对应的余3码是什么 解:首先要把二进制数转换为十进制数,然后再用余3码表示 (1101011)2=(1×27+1×2+1×25+1×23+1×2+1×21×21+)o 则(1001)2=(010101101010.1000)余BCD 例94试化简逻辑函数F=AC+AC+AB+AC+BD+ADEG+BEG+DEGH
图 9.14 (b) TTL 集成电路的电源电压被严格规定在（5±10%）V 范围，而 CMOS 电源电压的 范围很宽，在 3V～18V 范围内都可以工作。 (c) CMOS 集成门的功耗在 nW（10-9 瓦）数量级，而 TTL 集成门的功耗在 mW（10-3 瓦）数量级，所以在低功耗集成电路方面，CMOS 比 TTL 有很大的优势。 (d) TTL 与非门的输入端可以悬空，而 CMOS 与非门的输入端则不可以悬空。 三、例题解析 例 9.1 将十六进制(3AF.E)16 转换为十进制数。 解：利用按权展开式展开： （3AF.E）16=3×162 +A×161+F×160+E×16-1 =(3×162+10×161+15×160+14×16-1 )10 =(768+160+15+0.875)10 =(943.875)10 当把二进制、八进制、十六进制转换为十进制时，先按权即 2 i、8 i 或 16i (i=-n，-(n-1)，…， 0，1，…n-1)展开为多项式，然后按十进制数进行计算，结果便是十进制数。 例 9.2 将十进制数(87)10 转换成二进制数。 解： 由于只有整数部分，所以利用除基取余法即可，即用二进制的基数 2 不断去除 十进制数(87)10 2 87 …1 ……b0 最低位(LSB) 2 43 …1 ……b1 2 21 …1 ……b2 2 10 …0 ……b3 2 5 …1 ……b4 2 2 …0 ……b5 2 1 …1 ……b6 最高位(MSB) 0 所得余数由最高位到最低位依次排列即得转换后的二进制数(87)10=(1010111)2。 例 9.3 二进制数(11101101.1)2，其对应的余 3 码是什么? 解： 首先要把二进制数转换为十进制数，然后再用余 3 码表示。 (11101101.1)2=(1×27+1×26+1×25+1×23+1×22+1×20+1×2-1+)10 =(128+64+32+8+4+1+0.5)10 =(237.5)10 则(11101101.1)2=（010101101010.1000）余 3BCD 例 9.4 试化简逻辑函数 F = AC + AC + AB + AC + BD + ADEG + BEG + DEGH
M: F=A(C+C)+AB+AC+BD+ADEG+BEG+DEGH A+AB+AC+Bd+ADEG beg+ dEGh (A+ AB+ ADEG =A) A+AC+Bd+BeG+ DEGH (A+AC=A+C) =A+C+BD+BEG+DEGH 例95已知逻辑函数F的反函数F=BDE+BCE+BCD+BCDE,试求它的或非式。 N?: F=F=BDE +BCE+BCD+BCDE (B+D+E)B+C+E(B+C+D)(B+C+D+E) B+D+E+b+C+e+b+C+D+b+C+D+c 例96试用卡诺图化简逻辑函数 F=ABD+BCD+BC +CD+BCD 解:作四变量卡诺图,把逻辑函数F直接填入卡诺1 图中,如图915所示。根据画包围圈的原则画出包围 圈如图9.15(a),(b)所示。按图(a)写出的化简结果 F=BD+BD+BC 按图(b)写出的化简结果为 图9.15 F=BD+BD+CD 两个化简结果的乘积项个数相同,每个乘积项的因子数也相同,所以都是最简表达式。此例 说明,逻辑函数的卡诺图是唯一的,但其最简表达式不是唯一的。在这种情况下,只需用 种最简表达式作为化简结果即可。 四、习题选解 9-12解:Y1=0:Y2=1:Y3=1,因为输入电阻的大小会影响门的输出状态,保证输出为低电 平时,允许的最小电阻由特性曲线看到大约为2KΩ,一端悬空相当于接高电平,另一端接3K Q大于2KΩ,所以与门输出高电平:Y4=1,保证输出为高电平时,允许的最大电阻由特性曲线 看到约为700-800Ω,而此处接4709,输入端相当于接低电平,所以与非门输出高电平:Ys=0 由前述分析知,接10KΩ的输入端相当于接高电平,而此门为或非门电路,故输出低电平:Y6=1 由分析知,接4509的输入端相当于接低电平,而此门为异或门电路,故输出高电平;Y7=1,分 析同前:Y8=0,分析同前: 9-17解 (1) F=A (B+C)(A+B+C).ABC=(A+B+CXA+C+BXA+B+C) (A+BCXA+C)=A+ BC (2)F=AC +abc+ acd+cD A(C+ BC)+C(AD+D)=A(C +B)+C(D+ A)=AC+ AB+CD+CA A+AB+CD=A+CD (3) F=ABC+abC+abC+AbC A(B+B)C+(A+A)BC+AB(C +C)=AB+BC +CA (4)F=ABC+AB=AB+C+AB= AB+C=ABC
解： F = A(C +C) + AB+ AC + BD+ ADEG+ BEG+ DEGH = A+ AB + AC + BD + ADEG + BEG + DEGH (A+ AB + ADEG = A) = A+ AC + BD + BEG + DEGH (A+ AC = A+C) = A+C + BD + BEG + DEGH 例 9.5 已知逻辑函数 F 的反函数 F = BDE + BCE + BCD + BCDE ，试求它的或非式。 解： F = F = BDE + BCE + BCD + BCDE = (B+ D+ E)(B+C + E)(B+C + D)(B+C + D+ E) = B+ D+ E + B+C + E + B+C + D+ B+C + D+C 例 9.6 试用卡诺图化简逻辑函数 F = ABD + BCD + BC +CD + BCD 解：作四变量卡诺图,把逻辑函数 F 直接填入卡诺 图中,如图 9.15 所示。根据画包围圈的原则画出包围 圈如图 9.15 (a)，(b)所示。按图（a）写出的化简结果 为 F = BD + BD + BC 按图（b）写出的化简结果为 图 9.15 F = BD + BD +CD 两个化简结果的乘积项个数相同，每个乘积项的因子数也相同，所以都是最简表达式。此例 说明，逻辑函数的卡诺图是唯一的，但其最简表达式不是唯一的。在这种情况下，只需用一 种最简表达式作为化简结果即可。 四、习题选解 9-12 解：Y1=0；Y2=1；Y3=1，因为输入电阻的大小会影响门的输出状态，保证输出为低电 平时，允许的最小电阻由特性曲线看到大约为 2KΩ，一端悬空相当于接高电平，另一端接 3K Ω大于 2KΩ，所以与门输出高电平；Y4=1，保证输出为高电平时，允许的最大电阻由特性曲线 看到约为 700~800Ω，而此处接 470Ω，输入端相当于接低电平，所以与非门输出高电平；Y5=0， 由前述分析知，接 10KΩ的输入端相当于接高电平，而此门为或非门电路，故输出低电平；Y6=1， 由分析知，接 450Ω的输入端相当于接低电平，而此门为异或门电路，故输出高电平；Y7=1，分 析同前；Y8=0，分析同前； 9-17 解： AB AB C AB AB C ABC A B B C A A BC AB C C AB BC CA A B A AB CD A CD BC C AD D A C B C D A AC AB CD CA AC ABC A BC A B C A B C A = + = + + = + = = + + + + + = + + = + + + = + + = + = + + + = + + + = + + + = + + + = + + = + = + + + = + + + + + + 4 F ABC ( ) ( ) ( ) 3 F C ABC A B C A BC A(C ) ( ) ( ) ( ) 2 F ACD CD (A BC)(A C) (1 F ( ) ( ) B C (A B C)(A C B)(A B C) （ ） （ ） （ ） ）
(5)F=(A+B+C).(A+B).(A+B+C)=(A+B+CXA+B+CXA+B) (A+BXA+B)=B (6)F=AB+b+ab=b+ a+ab=b+a 9-18解:(1)F=∑m(0,2,5,6,7) 卡诺图见题9-18a图,由图得F=BC+AC+AC (2)F=∑m(1,3,5,7813,15 卡诺图见题9-18b图,由图得F=ABCD+AD+BD (3)F=∑m(0,4,5,6,7.8.11,13.15,16,20,24.25,27,29,31) 按照相邻性原理,可作出题9-18c图所示的卡诺图。每次只有一个变量变化,与循环码相同, 因此在作多变量卡诺图时,应注意行变量和列变量在取值时除高位外均是轴对称,而高位分别为 0和1,如第一、第二列与第三、第四列的变量E取值分别为0、1与1、0,但D的取值分别为0 和1,即CDE为000、001与011、010。同理,CE的八种取值中,前四个和后四个取值分别为 000、001、011、010与110、111、101、100,DE的值对称,而C的取值分别为0和1。 根据题9-18c图,可化简逻辑函数 F=C·D·E+A·B·C+BCE+BCDE+ABCE+B·D·E C DE+A B CD)+ABCE+B·D·E C·DE+ABC+BEC+BED+ABCE+B.D.E(吸收律) CDE+ABC+BE (C+AC)+BEd+B DE =C·DE+A.BC+BEC+BEA+BED+B·D·E(吸收律) A·B·C+B·D·E+C·D·E+ABE+BCE+BDE (4) F=ABD+abC+bCd+ABCd=bd+cD+ABC (5)F=(4+B)(A+B+C)(A+C)(B+C)=AB+AC (6)F=AB+BC+AC+ABC=AB+BC +AC 题9-18a图 题9-18b图 位 题9-18 19解
AB B AB B A AB B A A B A B B A B C A B A B C A B C A B C A B = + + = + + = + = + + = = + + + + + = + + + + + 6 F ( )( ) 5 F ( ) ( ) ( ) ( )( )( ) （ ） （ ） 9-18 解： （1） F = m (0, 2, 5,6, 7) 卡诺图见题 9-18a 图，由图得 F = BC + AC + AC （2） F = m (1, 3, 5, 7,8,13,15) 卡诺图见题 9-18b 图，由图得 F = ABCD + AD + BD （3） F = m (0, 4, 5, 6, 7, 8, 11, 13, 15, 16, 20, 24, 25, 27, 29, 31) 按照相邻性原理，可作出题 9-18c 图所示的卡诺图。每次只有一个变量变化，与循环码相同， 因此在作多变量卡诺图时，应注意行变量和列变量在取值时除高位外均是轴对称，而高位分别为 0 和 1，如第一、第二列与第三、第四列的变量 E 取值分别为 0、1 与 1、0，但 D 的取值分别为 0 和 1，即 CDE 为 000、001 与 011、010。同理，CDE 的八种取值中，前四个和后四个取值分别为 000、001、011、010 与 110、111、101、100，DE 的值对称，而 C 的取值分别为 0 和 1。 根据题 9-18c 图，可化简逻辑函数： A B C B D E C D E ABE BCE BDE C D E A B C BEC BEA BED B D E C D E A B C BE C AC BED B D E C D E A B C BEC BED ABCE B D E C D E A B C BE C CD ABCE B D E F C D E A B C BCE BCDE ABCE B D E = + + + + + = + + + + + = + + + + + = + + + + + = + + + + + = + + + + + 吸收律） （ ） 吸收律） . ( . . ( ( ) . . 6 F AB BC AC 5 F ( ) ( ) ( ) ( ) 4 F ABC BCD ABCD BD CD ABC = + + + = + + = + + + + + = + = + + + = + + AB BC AC ABC A B A B C A C B C AB AC ABD （ ） （ ） （ ） 题 9-18a 图 题 9-18b 图 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 题 9-18c 9-19 解： A BC 00 01 11 10 0 1 1 1 1 1 1 1 1 1 1 1 1 1 AB CD 00 01 11 10 00 01 11 10 AB CDE 00 01 11 10 000 001 011 010 110 111 101 100
